以存储器为中心31存储系统原理32虚拟存储器33高速

以存储器为中心31存储系统原理32虚拟存储器33高速内容摘要：

的速度差距越来越大 目前相差 两个数量级 今后 CPU与主存储器的速度差距会更大 存储器层次 通用寄存器 缓冲栈 Cache 主存储器 磁盘存储器 脱机存储器 存储周期 10ns 10ns 10 ～ 60ns 60 ～ 300ns 10 ～ 30ms 2 ～ 20min 存储容量 512B 512B 8KB ～ 2MB 32MB ～ 1GB 1GB ～ 1TB 5GB ～ 10TB 价格 $C/KB 1200 80 访问方式 直接译码 先进先出 相联访问 随机访问 块访问 文件组 材料工艺 ECL ECL SRAM DRAM 磁表面 磁、光等 分配管理 编译器 分配 硬件调度 硬件调度 操作系统 系统 / 用户 系统 / 用户 带宽 (MB/S) 400 ～ 8000 400 ～ 1200 200 ～ 800 80 ～ 160 10 ～ 100 ～ 存储系统的频带平衡 例 ： Pentium4的指令执行速度为 8GIPS， CPU取指令 8GW/s，访问数据 16GW/s，各种输入输出设备访问存储器 1GW/s，三项相加，要求存储器的频带宽度不低于 25GW/s。 如果采用 PC133内存，主存与 CPU速度差 188倍 如果采用 PC266内存，主存与 CPU速度差 94倍 解决存储器频带平衡方法 (1)多个存储器并行工作（本节下面介绍） (2)设置各种缓冲存储器（第五章介绍） (3)采用存储系统（本章第二、第三节介绍） 并行访问存储器 方法： 把 m字 w位的存储器改变成为 m/n字 n w位的存储器 逻辑实现： 把地址码分成两个部分，一部分作为存储器的地址另一部分负责选择数据 主要缺点：访问冲突大 (1)取指令冲突 (2)读操作数冲突 (3)写数据冲突 (4)读写冲突 选择器 选择器 …… 选择器数据寄存器 MBR MBR …… ………存储体（ m 字 w 位）存储体 （ m/n 字 nw 位）地址寄存器 MAR MAR一般存储器 并行访问存储器• 并行访问存储器结构框图 1. 高位交叉访问存储器 主要目的： 扩大存储器容量 实现方法： 用地址码的高位部分区分存储体号 参数计算方法 : m：每个存储体的容量， n：总共的存储体个数， j：存储体的体内地址， j＝ 0， 1， 2， ...， m1 k：存储体的体号， k＝ 0， 1， 2， ...， n1 存储器的地址： A＝ m k＋ j 存储器的体内地址： Aj＝ A mod m。 存储器的体号： Ak＝ Am 交叉访问存储器 MB R MB R MB R 0…00 …0 . . . 0…0F…F 存储体 0 0...10... 0 . . . 0…1F...F 存储体 1 ... F…F 0...0 . . . F…F F...F 存储体 n 1 MA R MA R MA R … 译码器 （高位） 存储器地址寄存器（低位） • 高位交叉访问存储器结构框图 2. 低位交叉访问存储器 主要目的： 提高存储器访问速度 实现方法： 用地址码的低位部分区分存储体号 参数计算 : m：每个存储体的容量， n：总共的存储体个数， j：存储体的体内地址， j＝ 0， 1， 2， ...， m1 k：存储体的体号， k＝ 0， 1， 2， ...， n1 存储器地址 A的计算公式为： A＝ n j＋ k 存储器的体内地址： Aj＝ 存储器的体号： Ak＝ A mod n An MB R MB R MB R 0...0 0...0 0...1 0...0 . . . F ...F 0...0 存储体 0 0...0 0...1 . . . F ...F 0...1 存储体 1 ... 0...0 F ...F . . . F …F F ...F 存储体 n 1 MAR MAR MAR …。