毕业设计论文基于数字电路的交通灯设计内容摘要:

DV C C5 . 0 V R15 K Ω R25 K Ω L35 K Ω R45 K Ω U 4 A7 4 L S 0 4 DQ12 N 5 2 0 9U 3 A7 4 A L S 0 3 B Namp。 U 2 A7 4 A L S 0 3 B Namp。 U 1 A7 4 L S 1 2 Damp。 U6O P A M P _ R A T E DU7O P A M P _ R A T E DV C C5 . 0 V 图 22 CB555电路图 U2LM555CMG N DD I SO U T R S TV C CT H RC O NT R I 图 23 555定时器的引脚图 估算 T 周期和 f 频率重要的公式: , 等于正 5 伏是电源的压降 ,C2 的电路图是为了防止对振荡电路的电磁干扰的影响,一般用于陶瓷电容。 当然,这次整理思路里面我们采取的输出时间等于 1s,采取的电容等于 1微法, R 电阻值等于 560ῼ,按照时间振荡周期相关公式,择取的电阻值等于 560ῼ。 当所要求的元器件选择完成后,根据连接电路的电路图如图 24。 淮南师范学院 2020届本科毕业论文 7 U1LM 5 5 5 C MGNDDISOUTRSTVCCTHRCONTRIV C C5 . 0 VR 1 35 6 0 Ω R 1 44 3 4 Ω C21 181。 FC31 0 nF 图 24 多谐振荡器示意图 计数模块 74LS164 为通过八位而形成的串行方式输入和并行方式输出的原理形成为移位寄存器而突显出扭环形的 12 进制的计数器。 信息通过一个二一和 B 串行输入的:当所有的输入作为 1 级控制,信息输入到另一个输入。 或两个输入端连接在一起,或没有连接到一个高层次的输入,必须不停止 [9]。 当然,其具备了异步清零功能,同样还有保持功能、计数功能、置数功能,如图中 25 为它的引脚布列与逻辑符号示意图,其相关的逻辑功能见表 21。 U17 4 L S 1 6 4 DQA3QB4QC5QD6A1B2~CLR9CLK8QE10QF11QG12QH13GND7VCC14 图 25 74LS164引脚布列和逻辑符 基于数字电路的交通灯设计 8 表 21 74LS164的相关逻辑功能表 经过 74LS164 所 呈现的 12 进制的扭环型的计数器系统,里面脉冲通过了 4 分频再通过四秒脉冲信号之后, CP 脉冲信号是 12 进制的计数器。 当中的电路图与相关功能表如图 26 所示。 U17 4 LS 1 6 4 DQA3QB4QC5QD6A1B2~CLR9CLK8QE10QF11QG12QH13U 3 A7404NJ1键 = 空格K e y = S pa c eR15 k Ω 图 26 计数器电路图 逻辑电路模块 逻辑控制电路是电路设计的核心,它是根据对灯光的要求由交通灯控制(通常通过驱动电路来控制信号灯)。 它是根据日间我们对于交通灯的亮灭需要,通过把数字电路淮南师范学院 2020届本科毕业论文 9 当中的时序部分当成组合部分的输入来实现,同样组合部分的逻辑电路的输出作为交通灯的驱动信号 [10]。 晚上的工作还需要一个组合逻辑电路,通过功能的实现第二脉冲。 控制电路的特点:从照明的要求可以看出,输出是平行的南北方向如:绿色的光,红色的光;南北方向黄灯亮时,东西方向红灯亮;南北方向红灯时,东西方向绿灯亮;黄色光的南北方向,东西方向红灯亮;南北方向的红灯,东西方向的绿色光;南北方向红灯亮时,东西方向黄灯亮。 组合逻辑设计,组合逻辑电路: 12 位 2 进制计数器作为一个组合逻辑电路的输入,输出信号和组合逻辑电路来驱动一个东西和南北方向的光 [11]。 组合逻辑电路的原理图如图 27 所示。 如表 22 所示组合逻辑真值表。 U 1 A7 4 L S 1 1 DE W Gamp。 U 2 A7 4 L S 1 1 DN S Gamp。 U 3 A7 4 L S 0 8 JE W Yamp。 U 4 A7 4 L S 0 8 JE W Ramp。 U 5 A7 4 L S 0 8 JN S Yamp。 U 6 A7 4 L S 0 8 JN S Gamp。 U 7 A7 4 L S 3 2 N=1U 8 A7 4 L S 3 2 N=1U 9 A7 4 L S 0 4 DU 1 0 A7 4 L S 0 8 Jamp。 U 1 1 A7 4 L S 0 8 Jamp。 U 1 2 A7 4 L S 0 4 DU 1 3 A7 4 L S 0 4 DU 1 47 4 L S 1 6 4 Damp。 QA3QB4QC5QD6A1B2CLK8QE10QF11QG12QH13~CLR9J1键 = A R15 k Ω V C C5 . 0 V 图 27 组合逻辑电路的原理图 基于数字电路的交通灯设计 10 表 22 组合逻辑电路的真值表 分频器模块 这里运用的扭环形 12 进制计数器,它采取 t 是 4s,也就是 CP 脉冲是 4s。 为了保持整个电路的步骤, 4 秒脉冲应使用第二脉冲分频得到的,这需要一个 4 分频器电路的设计。 第二脉冲为 4 频率脉冲后得到 4 秒,十二进制计数器的 CP 脉冲。 [5]这里设计所运用 74LS74 双 D 触发器形成的逻辑电路是四分频器。 促进 555 多谐振荡器和 4 分频器可以配合构成逻辑电路供应 4 秒脉冲。 表 33 为 D 触发器动能表如表 33,四分频器为图38。 U 8 B7 4 LS 7 4 N2D122Q9~2Q8~2CLR132CLK11~2PR10U 7 A7 4 LS 7 4 N1D21Q5~1Q6~1CLR11CLK3~1PR4 图 28 四分频器的电路原理图 淮南师范学院 2020届本科毕业论文 11 表 23 D触发器功能表 CP D Qn+1 0 X Qn 1 0 0 1。
阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体),仅供学习参考。 用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权,请联系我们反馈本站将在三个工作日内改正。