红外感应烘手器设计毕业论文

红外感应烘手器设计毕业论文内容摘要：

小离散光的影响，且体积小结构紧凑。 9 控制模块 方案 1： 采用 FPJA 作为控制器。 FPGA 可以实现各种复杂的逻辑功能、规模大、密度高、体积 小、稳定性高、 I/O 资源丰富、易于进行功能扩展。 采用并行的输入输出方式，提高了系统的处理速度，适合作为大规模控制系统的控制核心。 方案 2： 采用 AT89S52 作为控制器。 图 22 控制电路 10 显示模块 方案 1： 采用 12864 液晶作为显示器。 此液晶既能显示汉字、字母和数字，又能显示简单的图片，功能强大。 图 23 12846 硬件原理图 11 第 三 章 红外感应烘手器的 设计内容 热风电路的设计 方案 1：电吹风的电动机用直流电源供电，电热丝用交 流电源供电。 优点是直流电动机运转平稳，便宜，缺点是用两种电源后，电路较为复杂。 方案 2：电吹风和电热丝并联应用交流电源，优点是电路简单。 考虑技术原因，我们采用方案二。 将热风电阻用 220V 的交流电流直接驱动。 热风电路主要有两部分组成，即风热部分和吹风部分。 将两部分并接到交流电源，在 220V 电压下即可同时工作。 图 3 风扇及加热电路 12 芯片介绍 AT89S52 图 31 AT89S52 引脚图 引脚如图 31 所示。 引脚功能说明： （ 1）输入 /输出引脚（ I/O 口线） ～ :P0 口 8 位双向 I/O 口，占 39～ 32 脚； ～ :P1 口 8 位准双向 I/O 口，占 1～ 8 脚； ～ :P2 口 8 位准双向 I/O 口，占 21～ 28 脚； ～ :P3 口 8 位准双向 I/O 口，占 10～ 17 脚； （ 2）控制口线 PSEN(29 脚 )：外部程序存储器读选通信号。 ALE/PROG(30 脚 )：地址锁存允许 /编程信号。 EA/VPP(31 脚 )：外部程序存储器地址允许 /固化编程电压输入端。 RST/VPD(9 脚 )： RST 是复位信号输入端 ,VPD 是备用电源输入端。 （ 3）电源及其它 13 Vcc(40 脚 )：电源端 +5V。 GND(20 脚 )：接地端。 XTALl、 XTAL2(19～ 18 脚 )：时钟电路引脚。 当使用内部时钟时，这两个引脚端外接石英晶体和微调电容。 当使用外部时钟时，用于外接外部时钟源。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程 和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个TTL 门电流，当 P2 口被写 “1” 时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “1” 时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位 地址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3 口写入 “1” 后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3 口将输出电流这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如 图 32。 图 32 P3 特殊功能口 P3 引脚 兼用功能 串行通讯输入（ RXD） 串行通讯输出（ TXD） 外部中断 0（ INT0 外部中断 1（ INT1 14 定时器 0 输入 (T0) 定时器 1 输入 (T1) 外部数据存储器写选通 WR 外部数据存储器写选通 RD AT89S52 的基本电路 （ 1）复位电路 在振荡器运行时，有两个机器周期（ 24 个振荡周期）以上的高电平出现在此引脚时，将使单片机复位，只要这个脚保持高电平， 51 芯片便循环复位。 复位后 P0－ P3 口均置 1引脚表现为高电平，程序计数器和特殊功能寄存器 SFR 全部清零。 当复位脚由高电平变为低电平时，芯片为 ROM 的 0000H 处开始运行程序。 常用的复位电路如图 342 所示。 ALE/PROG：当访问外部存 储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的 图 33 复位电路 频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 PSEN 有效。 但在访问外部数据存储器时，这两次有效的 PSEN 信号将不出现。 15 EA\VPP：当 EA 保持低电平时，则在此期间外部程序存储器（ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1 时， EA 将内部锁定为 RESET；当 EA 端保 持高电平时，此间内部程序存储器。 在 FLASH 编程期间，此引脚也用于施加 12V 编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 （ 2）晶振方式 图 34 晶振电路 Pin19:时钟 XTAL1 脚， Pin18:时钟 XTAL2 脚 ： XTAL1 是片内振荡器的 反相放大器输入端， XTAL2 则是输出端，使用外部振荡器时，外部振荡信号应直接加到 XTAL1，而 XTAL2 悬空。 内部方式时，时钟发生器对振荡脉冲二分频，如晶振为 12MHz，时钟频率就为 6MHz。 晶振的频率可以在 1MHz24MHz 内选择。 电容取30PF 左右。 如图 34. 型号同样为 AT89C51 的芯片，在其后面还有频率编号，有12,16,20,24MHz 可选。 LM324 LM324 是四运放集成电路，它采用 14 脚双列直插塑料封装，外形如图 35 所示。 它内部包含四组形式完全相同的运算 放大器，除电源共用外，四组运放相互独立。 11 脚接负电源， 4 脚接正电源。 16 图 35 LM324 电路符号和管脚图 74LS245 74LS245 为缓冲器，它采用 14 脚双列直插塑料封装，外形如图 36 所示。 图 36 74LS245 管脚图 7406 7406 为 OC 门，它内部包含 6 个完全相同的非门，功能外形如图 37 所示。 17 图 37 7406 功能与管脚图 (SSR) 固态继电器管脚 (SSR) 俯视图如图 38 所示。