数字时钟设计报告

数字时钟设计报告内容摘要：

000000。 ELSIF SET=39。 139。 AND MINH=39。 039。 THEN HOUR=SET1。 ELSIF CLKH39。 EVENT AND CLKH=39。 139。 THEN IF HOUR=00100011THEN HOUR=00000000。 清零 ELSIF HOUR(3 DOWNTO 0)=1001 THEN 进位 HOUR(7 DOWNTO 4)=HOUR(7 DOWNTO 4)+1。 HOUR(3 DOWNTO 0)=0000。 ELSE HOUR(3 DOWNTO 0)=HOUR(3 DOWNTO 0)+1。 END IF。 END IF。 END PROCESS。 END。 6 图 7 报时模块 图 8 LIBRARY IEEE。 USE。 USE。 USE。 ENTITY ALARM1 IS 报时实体 PORT(RESET,CLK1:IN STD_LOGIC。 SEC,MIN:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 ALARM:OUT STD_LOGIC)。 END。 ARCHITECTURE A OF ALARM1 IS 报时结构体 BEGIN PROCESS(CLK1,SEC,MIN,RESET) BEGIN IF MIN=00000000 AND RESET=39。 039。 AND (SEC=00000000 OR SEC=00000001) THEN ALARM=CLK1。 报时语句，持续两秒 ELSE ALARM=39。 039。 END IF。 END PROCESS。 END。 7 图 9 五、 全系统联调，整机电路，波形图 图 10 8 图 11 图 12 六、 硬件测试及说明 本项目实验包括四个模块，分别为秒计时模块（ SECOND），分计时模块（ MINTUE），时计时模块（ HOUR）以及整点报时模块（ ALARM1）。 项目原理：实验中时钟脉冲为 CLK 和 CLK1， CLK=1Hz，对秒进行计数，当秒计数为 60 时，产生脉冲控制分，当分计数为 60 时对，产生脉冲控制时，当时计数为 23，分为 59，秒为 50 时，下一脉冲来 9 临时则重新计时恢复为 000000，并且报时，时间为两秒，报时频率由 CLK1 控制。 操作说明：键 8 为复位键，高低平有效；键 7为设定时间键，高电平有效；键 6为控制键，高电平控制对分的设定，低电平控制对时的设定；键（ IO49， IO42， IO48， IO43）四个控制时分的高四位，键（ IO47， IO44， IO46， IO45）四个 控制时分的低四位。 当设定时间时，使键 7 为高电平，当键 6 为高电平时，使用键（ IO49， IO42，IO48， IO43）和（ IO47， IO44， IO46， IO45）可以对分进行设定；使键 7 为高电平，当键 6为低电平时；使用键（ IO49， IO42， IO48，IO43）和（ IO47， IO44， IO46， IO45）可以对时进行设定。 当时间为整点时，蜂鸣器报时，时间持续 2 秒。 七、结论 在本次课程设计中，通过自己的努力初步完成了数字时钟设计的基本功能，在提交课程设计时，与老师的探讨让我茅塞顿开，比如在按键调整时，分时间时， 应该控制调整数字的范围，调整分钟范围为0 到 59，调整时范围为 0到 23；在整点报时方面也可以更一步优化，实现几点响几次的方式。 八、课程总结 随着电子设计自动化技术的普及，利用 EDA 技术进行数字电路课程设计，不仅可以很好地锻炼学生的综合设计开发能力和动手能力，从而激发学生的学习兴趣，还可以大大节约数字电路课程设计实验的成本，提高设计效率。 因此，将 EDA 技术应用于数字电路课程设计 10 必将成为今后数字电路实验课程改革的新动向。 EDA 软件，可方便地在计算机上进行电路设计、仿真，其电路结构及设计观念可以很容易地被修正；也 可方便地更换所需要的元件。 通过模拟可快速地反映出所设计电路的性能。 若能利用计算机辅助设计进行电路模拟与分析，则可有效地节约资源、缩短产品研发的成本与时间。 我能顺利的完成 课程 设计，写完 课程 设计论文。 我必需 感谢同学和老师们无私的帮助， 因为 是你们让我感受到团结的力量，更让我学会了更多的知识，在这里真诚的感谢你们。 回顾总结，通过此次 课程 设计论文，让我学到了许多，不止是一些新的理论知识和具体的动手实践。 更重要的是一种思想， 大 问提可以转换成小问题解决。 相信这将会对我今后的学习工作带来帮助。 这次 课程 设计论文，让我认识到我缺少的很多。 理论与实践都匮乏，不仅是专业知识，其它方面的知识了解的也少。