超声波测距系统_毕业设计论文(编辑修改稿)

超声波测距系统_毕业设计论文(编辑修改稿)内容摘要：

A 发射一定数量 (这里选择 8至 10)的脉冲串之后，停止发射同时启动计时计数器计数，超声波途经障碍物返回。 当超声波换能器接收到回波信号之后，将其信号送入 FPGA 内部，用来控制计时计数器的停止，将所得的计数值送入单片机。 第一路到第五路超声波换能器用于测量距离，测量距离的五路超声波换能器按等间距分别安装在测距仪的固定板上，系 统采用收发同体的探头，其波束角很小，有效的保证了各探头到被测物体的垂直测量距离。 第六路超声波换能器安装在测距仪的左侧，在测距仪的右侧安装一块标准档板，较准确的测量当时环境下的声速，用于温度补偿。 控制或显示模块用于调整平衡或输出显示测量距离的目的。 超声 波测距系统 20 FPGA 内部各组成模块设计 FPGA 主要实现 125 kHz 的超声波的发射与接收以及六路超声波从发射到接收之间时间的测量。 其内部结构如图 64所示。 图 64 FPGA 主要由发射模块、顺序执行计数器、数据选择器、计时计数器与接收模块五部分组成。 其中：发射模块完成脉冲串的发射与计数器的启动，主要由96分频器、发射脉冲串计数器和发射脉冲串的控制器三部分组成。 顺序执行计数器模块主要由六与非门、计数器和非门组成。 所有的接收模块接收完数据后，通过与非门及非门输出高电平 (FINISH端口 )，以触发单片机使单片机处于接收数据状态，单片机发出信号使顺序 执行计数器开始计数，计数值每次加 1，输出端口便是相应的计时计数器，单片机便从相应的计时计数器中读取计数值。 数据选择器与顺序执行计数器完成计数值数据的读取。 计时计数器模块主要完成测量脉冲发出去到接收到的时间间隔和脉冲的计数，主要由启动与关闭计数器控制、 12分频器、 16 位计时计数器、二选一数据选择器及 8位数据锁存器组成。 接收模块主要接收回波信号和关闭计数器，当接收模块接收到信号以后，便启动计数，达到计数值，就输出高电平，用来关闭计时计数器停止计数。 为防止信号串扰，在信号发射时， CUAN 端输入高电平，对 其信号进行屏蔽 ，如图 65： 超声 波测距系统 21 图 65 计时计数器模块 经过实验室调试，本文给出的基于单片机与 FPGA 相结合的多路同步超声波 测距系统与其它系统具有如下优势： (1)抗环境影响因素能力强。 在工作环境中，对声速影响的因素很多。 (2)采用 125 kHz 的频率，同时采用多路超声波精确同步测距。 (3)采用 FPGA 与 AT89C51 结合的方案， 由 FPGA 来完成多路超声波传播时间的精确测量， AT89C51 完成信号的启动以及数据的处理。 与常规系统相比，虽然增加了 FPGA硬件，但是系统也舍弃了一些系统所采用的温度补偿模块，大大提高了系统的精度和系统的灵活性 ，如图 66： 图 66 系统总电路图如图 67所示。 系统总共有 6 个模块，分别是电源模块 、发射模块 (超声波产生和功率放大 )、接收模块、 DSP模块、扩展单元模块和单片机模超声 波测距系统 22 块。 图 67 发射电路 发射电路如图 68（ a） 所示。 发射电路将接收到的方波脉冲信号送入乙类推挽放大电路，用其输出信号驱动 CMOS 管，接着将其脉冲信号加到高频脉冲变压器进行功率放大，使幅值增加到 100 多伏，最后将放大的脉冲方波信号加到超声波换能器上产生频率为 125 kHz 的超声波并将其发射出去。 接收电路 接收电路 如图 68（ b） 由 OP37 构成的两级运放电路， TL082 构成的二阶带通滤波电路以及 LM393 构成的比较电路三部分组成。 因本系统频率较高，回波信号非常弱，为毫伏级，因此设计成两级放大电路，第一级放大 100 倍，第二级放大 50 倍，共放大 5 000 倍左右。 超声 波测距系统 23 图 68 另外考虑到本系统要适应各种复杂的工作环境，因此设计了由 TL082 构成的高精度带通滤波电路，以供回波信号放大后进行进一步滤波，将滤波后的信号输入到 LM393 构成的比较器反相输入端，与基准电压相比较，并且对其比较输出电压进行限幅，将其电压接至 D触发器，比较器将经过放大后的交流信号整形出方波信号，将其接至 FPGA，启动接收模块计数，达到脉冲串设定值时，关闭计时计数器停止计数。 超声波的产生与功率放大 多普勒超声波测量中传感器的激励方式有单载频脉冲激励、连续正弦波激励和伪随机码信号激励等，由于连续正弦信号的采集较为容易，也适于作频谱分析，因此选用这种方式。 超声信号的频移反映了流速的信息，测准频移是保证测量精度的关键，愈少在频谱中引入干扰分量愈好，因此我们需要源信号有较高的纯度。 一般的正弦振荡电路会有很多谐波分量，而且频率漂移较大，一旦调节好了频率又不易修改，使系统适应不同频率传感器的灵活性减低，但是 DDS 芯片可以解决这些问题。 DDS技术是一种把一系列数字量形式的信号通过 DAC转换成模拟量形式信号超声 波测距系统 24 的合成 技术。 目前使用最广泛的一种 DDS 方式是利用高速存储器作查寻表，然后通过高速 DAC产生已经用数字形式存人的正弦波。 本系统选用的 DDS芯片是 AD 公司生产的 COMS 型 DDS 芯片 AD9850，该芯片最高可支持 125 MHz 的时钟频率， 32位频率调节字可用并行或串行方式装入。 + V 或 +5 V 供电，极低功耗， 28脚 SSOP 封装。 AD9850 有两种装载频率调节字的方式，无优劣之分。 AD9850 有 32 位调节字，分为 W0， W1， W2， W3， W4 五个字节，每次只能写入一个字节，当 WCLK脚变高时，写入有效。 FQUD有效时，AD9850 读取新的调节字，产生新的频率输出。 RESET 有效时，清除调节字寄存器。 如图 69： 图 69 74HC574 是 8D 锁存器，可将写入的数据保存在输出端直到下次时钟到来。 AD9850 的 WCLK， FQUD 和 RESET 均通过 74HC574 连在 DSP 的 GPIOA 上，他们的时序是通过写入数据产生的。 流体中有较高的颗粒含量，超声波的衰减较大，发射信号要有一定功率，因此功率放大不可少。 由于超声波的频率较高 (640 k 和 M)，进行功率放大时超声 波测距系统 25 一般的功率放大集成电路带宽不够，因此只好用功率晶体管搭放大电路。 具体电路如图 4所示。 该图为推挽式放大电路， Q1为 NPN管 (3DDSA)， Q2为 PNP管 (3CDSA)。 DDSIN 接 DDS 的输出，变压器的输出接发送传感器。 接收模块 该模块主要是将探头接收到的信号进行调理，得到含有流体流速信 息的多普勒频偏信号，供后续数字系统部分做进一步分析处理。 接收探头接收到的信号分别通过中心频率为 1 MHz 和 640 kHz 的窄带带通波器，滤去其中的低频杂散噪声，放大以后送入解调器，输出含有流速信息的低频多普勒频偏信号，然后送入TMS320F2812 的模／数转换器。 TLE2072 是低噪声高速 JFET 输入运算放大器，他的单位增益带宽可达 10 MHz，能满足信号放大带宽的要求，电路中起到前置放大及阻抗变换的作用。 MC1350 为可控增益选频放大器，中频变压器 T1(T2)谐振频率为 640 kHz(1 MHz)，对 信号起带通滤波的作用，输出信号经 TLE2072 半波放大后，由 RC 滤波形成MC1350 增益控制电压，从而使输人信号强度在较大范围内变化时得到一稳定的输出信号，此电路可使输入信号的波动范围达 60 dB 时输出保持稳定，保证系统的稳定工作。 接收信号放大电路输出的信号相对于发射信号产生了频移，此频移在 0～ 3 kHz范围，反映流体的流速大小，由于此频移相对于发射信号频率较小，直接进行频率测量精度难以保证，所以采取混频措施得到差频信号。 含有差频信息的高频信号通过 CD4053 模拟开关与发射信号的本振方波 (CP1 或 CP2)进行乘积运算，经 TLE2072 阻抗变换后利用阻容滤波器进行低通滤波得到差频信号。 超声 波测距系统 26 7 AT89C51 单片机简介 AT89C51 是 一种带 4K 字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8 位微处理器，俗称单片机。 AT89C2051 是一种带 2K字节闪烁可编程可擦除只读存储器的单片机。 单片机的可擦除只读存储器可以反复擦除 100 次。 该器件采用 ATMEL 高密度非易失存储器制造技术制造，与工业标准的 MCS51指令集和输出管脚相兼容。 由于将多功能 8 位 CPU 和闪烁存储器组合在单个芯片中， ATMEL的 AT89C51 是一种高效微控制器， AT89C2051 是它的一种精简版本。 AT89C 单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。 如图 71： 图 71 1． 主要特性： 与 MCS51 兼容 4K 字节可编程闪烁存储器 寿命： 1000写 /擦循环 数据保留时间： 10 年 全静态工作： 0Hz24Hz 三级程序存储器锁定 128*8 位内部 RAM 超声 波测距系统 27 32 可编程 I/O 线 两个 16 位定时器 /计数器 5 个中断源 可编程串行通道 低功耗的闲置和掉电模式 2．管脚说明 ： VCC：供电电压。 GND：接地。 P0 口： P0口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。 当 P1 口的管脚第一次写 1时，被定义为高阻输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入 口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1 口是一个内部提供上拉电阻的 8位双向 I/O 口， P1口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH编程和校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8位双向 I/O 口， P2口缓冲器可接收，输出 4个 TTL门电流，当 P2口被写 “1” 时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输 入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “1” 时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 超声 波测距系统 28 8 LED 动态扫描显示电路 LED 因其 VF 值特性原因做不到相同 ,随着温度及电流大小也有些 VF 值也会发生变化 ,一般不适合并联设计。 但是有些情况又不得不并联解决多颗 LED 驱动 成本问题 ,这些设计可以为大家做些参考。 注意需要 VF值分档 ,同档 VF值的 LED尽量使用在同一产品上面 ,产品可以保证误差电流在 1mA之内 LED相对 恒 流状态。 如图 81： 图 81 LED动态扫描显示电路 采用集成三极管可以保持每路 LED 电流一致 ,这些三极管在相同温度环境下、相同工艺条件生产出来的 β 值一样 ,可以保证每路电流基本一样。 恒流部分在要求不是很高的条件下可以这样设计 ,稳定的电压或稳定的 PWM 伏值驱动稳压后的三极管偏压 ,做到基本恒流。 采用精度较高的 IC 做恒流参考源 ,R 可以设定 IC 输出电流 ,一经确定 R阻值可以使用固定电阻代替。 多三极管集成器件的使用可以减少 IC 的使用数量 ,从而减低设计产品成本。 线性大功率 LED 恒流输出可以并联使用 ,在产品设计中我们往往找不到较大电流的驱动 IC,一般 2A以上就很少见 ,标称 2A的 IC也不一定可以极限使用。 大超声 波测距系统 29 于 1A 的 IC 工艺成本的原因 MOS 管都是外置 ,外置 MOS 管线 路复杂 ,可靠性减低。 并联使用是有效的设计办法。 采用 DD312 并联参考设计直接驱动 3颗 6WLED。 使能 PWM 控制信号需要适当的隔离 ,避免相互干扰和驱动能力问题。 EN 使能电压要符合规格书要求 ,不要电压太高损坏 EN 脚。 一般 IC耐压是指负载和电源 ,没有注明激励电压请不要大于5V设计。 像这种检测在 LED的一端 LED 恒流驱动 IC也可以并联设计驱动 ,实际上 IC是单独工作的 ,最后在并流一起。 DCDC 方式是工作在较高的频率上 ,需要注意的是 PCB 布板时避免交叉设计 ,各自滤波、旁路电容要紧靠 IC 附近 ,负载电流最后会和即可。