fpga

块的设计与实现。 河南理工大学毕业设计（论文）说明书 15 3 模块设计与实现 如前面所述，顶层实体由 3个模块构成： 微控制器接口模块、相位累加器模块及双端口 RAM 模块。 由 8个比例乘法器级联组成的分频器模块以端口定义的形式例化在微控制器模块中，属于后者的子模块，但是由于比例乘法器的本设计中所发挥的作用很大，加之相关资料少之又少，为了加深读者的领悟，决定单独作为一节。 微控制器接口模块

输入。 时基电路可以由石英晶体振荡电路构成，假设晶振频率 1MHz，经过 6次十分频就可以得到秒脉冲信号。 译码显示电路由八段译码器完成。 数字钟硬件电路设计 本系统拟采用 Altera 公司 Cyclone 系列的 EP2C3T144 芯片。 选用该款芯片的原因是： ① Altera 公司的 Quartus II 开发环境非常友好、直观，为整个系统的开发提供了极大的方便； ② 该 FPGA

调速的重要手段，若比较寄存器的值逐渐增大，输出脉冲的开启时间变大， PWM占空比逐渐变大 ，功率器件输出给电机电枢的能量增加，电机加速；若比较寄存器的值减小，输出脉冲的开启时间变小， PWM占空比逐渐变小，功率器件输出给电机电枢的能量减少，电机减速。 PWM波产生电路如图： 图 12 PWM波产生电路 、 PID 控制原理 常规模拟 PID控制系统原理框图如图 13所示 比 例 环 节积 分 环

FPGA开发系统实现。 用户无需了解 FPGA，的内部构造和工作原理，只要在 计算机上输入电路原理图或硬件描述语言， FPGA开发系统就能自动进行模拟、验证、分割、布局和布线，最后实现 FPGA的内部配置。 FPGA的设计流程如图 ： 设 计 输 入设 计 验 证（ 时 序 及 内 电 路 模 拟 ）设 计 实 现（ 分 割 ， 布 局 ， 布 线 ）F P G A用 户原 理 图 入 口文 本

（ 1） 高集成度、大容量、低成本、低电压、低功耗。 （ 2） 资源多样化。 基于 FPGA 的自动售货机控制器设计 4 （ 3） 适用于片上系统：处理器、高速串行 I/O、 DSP 等。 （ 4） 深亚微米工艺的使用。 目前基于 90nm 工艺的 FPGA 已经商用，正向65nm 挺进。 （ 5） 各种软硬 IP 库的发展和完善。 VHDL 语言概述 1982 年，超高速集成电路硬件描述语言

logic； clk0 : in std_logic。 enable : out std_logic)。 end control。 architecture rtl of control is signal strobe : std_logic。 begin process (sysreset,reset0,on_off0) begin if (sysreset=‟1‟ or reset0 =

的快速适配编译选项，可保留最佳性能的设置，加快了编译过程，可缩短 50%的编译时间，对设计性能的影响小。 (5)不足之处 软件结构庞大，使用复杂，不如 MAX+PLUSII 简单、易学易用。 6 2. 频率测量 数字频率计工作原理概述 数字频率计的设计原理实际上是测量单位时间内的周期数。 这种方法免去了实测以前的预测，同时节省了划分频段的时间，克服了原来高频段采用测频模式而低频段采用测周期

计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。 Maxplus II 作为 Altera 的上一代 PLD 设计软件，由于其出色的易用性而得到了广泛的应用。 目前 Altera 已经停止了对 Maxplus II 的更新支持， Quartus II 与之相比不仅仅是支 持器件类型的丰富和图形界面的改变。 Altera 在 Quartus II

算机辅助设计）是计算机发展的初级阶段，是高级 EDA 系统的重要组成部分。 它利用计算机的图形 编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图。 采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。 这类专用软件大多以微机为工作平台，易于学用，设计中小唐 山 学 院 毕 业

大规模集成电路技术和计算机辅助设计（ CAD）技术发展的结果。 FPGA 器件含有程度高，体积小，具有通过用户编程实现专门应用的功能。 使用 FPGA 可以大大缩减系统的研制周期，减少资金的投入，更吸引的是，采用 FPGA 器件可以将原来的电路扳级的产品集成为 芯片级产品，从而降低功耗，提高可靠性，同时还可以很方便的对设计进行在线修改。 FPGA 成为研发的理想器件，特别适合于产品的样机开发