脉冲与数字电路课程设计报告--基于fpga的数字钟

脉冲与数字电路课程设计报告--基于fpga的数字钟内容摘要：

........................................................ 13 引脚分配 ........................................................................ 13 下载和调试 .............................................................................. 14 下载验证 ........................................................................ 14 调试 ................................................................................ 15 设计过程中遇到的问题及解决方案 .......................... 15 结 论 .......................................................................错误 !未定义书签。 谢 辞 .........................................................................错误 !未定义书签。 参考文献 ...........................................................错误 !未定义书签。 洛阳理工学院课程设计报告 1 前 言 数字钟是 20 世纪 50 年代才开始出现的新型计时器，随着社会经济的高速发展，人类生活节奏不断加快，数字钟自发明以后越来越广泛的应用于人类的社会生活中。 本设计是利用基本的逻辑电路元件设计的利用六位数码管显示出当前时间，并具有基本调节控制功能的简易数字时钟。 本设计的意义和目的旨在加深对所学课程的理解，掌握数字系统的工作原理和设计方法，熟练应用仿真软件和实验开发板，提高独立分析问题、解决问题、综合设计和创新能力，培养实事求是、严肃认真的科学作风和良好的实验习惯，且最终能够设计成功基本的可控时钟功能。 本课题从数字时钟的设计原理、设计方案入手详细地介绍了数字时钟的硬件设计、软件设计和下载调试。 在设计过程中要处理好以下几个关键方面：各种计数器、调节控制电路、显示器程序设计。 计数器的设计关系到时钟计时的进位与精确度，调节控制电路是调节时间的关键。 重点应用到了各种不同功能的计数器的设计、计数器控制电路的设计以及显示器程序 VHDL 硬件描述语言的设计。 设计 过程中解决了数字时钟的硬件设计的计时、调时和显示等功能的实现。 洛阳理工学院课程设计报告 2 第 1 章 设计任务及要求 设计任务及要求 设计任务 设计题目：数字钟 功能：具有时、分、秒计数显示，以 24 小时循环计时的时钟电路，带有清零和校准功能。 设计要求 在 QuartusⅡ 开发环境下，用原理图或 verilog HDL 或 VHDL 语言 完成各模块电路设计 ，并进行编译，成功后先调出正确波形，进行分析。 在接下来的时间，针对 KH3100 的相关资料，进行引脚分配，并下载到实验板上进行验证。 在整个 课程设计的过程中，需要截取相关的图，比如仿真波形，引脚分配，并且画出系统结构框图、整体电路图。 洛阳理工学院课程设计报告 3 第 2 章 设计原理 设计原理及结构框图 设计原理 计数器在正常工作下是对 1Hz 的频率计时，在调整时间状态下是对调整的时间模块进行计数。 控制按键用来选择是正常计数还是调整时间，并决定调整时、分、秒。 如果对小时进行调整，显示时间的 LED 数码管将闪烁，当置数按键被按下时，相应的小时显示要加 1。 时间显示的 LED 数码管均用动态扫描显示来实现。 系统结构框图 系统结构 框图如下图所示： 控 制 按 键置 数 按 键计 数 器动 态显 示译 码显 示基 准 时 钟 图 1 数字钟原理图 洛阳理工学院课程设计报告 4 第 3 章 系统设计 VHDL 硬件描述语言 硬件描述语言简介 VHDL 的英文 全名是 VeryHighSpeed Integrated Circuit Hardware Description Language，诞生于 1982 年。 1987 年底， VHDL 被 IEEE 和 美国国防部 确认为标准硬件描述语言。 VHDL 主要用于描述 数字系统 的结构，行为，功能和接口。 除了含有许多具有硬件特征的语句外， VHDL 的语言形式和描述风格与句法是十分类似于一般的 计算机高级语言。 VHDL 的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可 视部分 ， 及端口 )和内部（或称不可视部分），既涉及实体的内部功能和算法完。