微机原理与接口技术课程设计---智能抢答器

微机原理与接口技术课程设计---智能抢答器内容摘要：

位端口。 在与外设数据传送中需要联络控制线时， C 端口分别与 A， B 端口配合使用，此时， C 端口作控制信号输出和状态信号输入。 （ 1） A 组和 B 组控制电路， 8255A 内部的三个端口可分为两组： A 组由 A 口和 C 口高 4位组成； B 组由 B 口和 C 口低 4 位组成。 A 组和 B 组分别有自己的控 制电路，即 A 组和 B 组控制电路。 其功能：负责接受来自读写控制的逻辑的各种命令，以及来自数字总线的控制字，从而决定 A组和 B组的工作方式，还可根据 CPU的命令对 C端口的每一位实现 “ 复位 ” 或 “ 置位 ”。 （ 2）读 /写控制逻辑，这是 8255A 内部完成读 /写控制功能的部件。 它与 6 条输入控制线相连，负责接收 CPU 输入的地址信号和读 /写，复位控制信号，转变成各种命令发向 A 组和B 组控制电路。 （ 3）数据总线缓冲器，这是一个 8 位双向三态缓冲器，它是 8255A 与 CPU 数据总线的接口，由读 /写控制其数据传送方向及三态。 8255A 与 CPU 间的数据传送如输入 /输出数据， CPU写入 8255A 的控制字， 8255A 送给 CPU 的状态信息，都是经过这个缓冲器传送的。 的控制字 ： （ 方式选择命令字和端口 C按位置位 /复位控制字 ）。 方式选择命令字 : D7 D6D5 D4 D3 D2 D1 D0 A 组方式 A 口 1— 输入 0— 输出 PC7～ PC4 1— 输入 0— 输出 B 组方式 0— 方式 0 1— 方式 1 B 口 1— 输入 0— 输出 PC3～ PC0 1— 输入 0— 输出 1 有效 标志位 00— 方式 0 01— 方式 1 1— 方式 2 RESET CS DB 数据 总线 缓冲器 B 组 控制 A 组 控制 端口 C (低位 ) 端口 B 端口 C (高位 ) 端口 A PB7～ PB0 PC3～ PC0 PC7～ PC4 PA7～ PA0 图 5 RD 读 /写 控制 逻辑 WR A0 A1 端口 C 按位置位 /复位控制字 特征位 不用 不用 不用 位选择 位选择 位选择 置位 /复位 0 D6 D5 D4 D3 D2 D1 D0 0、 1 0、 1 0、 1 0、 1 D D D1 ： 000~111 分别对应 C 口 1~7 位 D0： 0 为复位， 1 为置位 有三种工作方式 ： 方式 0基本输入 /输出方式。 这种方式不使用中断，没有规定的联络信号，三个端口的 24 条引脚均可做为输入 /输出线，由程序设定各端口为输入端口或输出端口，完成并行输入 /输出操作。 方式 1选通输入 /输出方式。 这种方式下，端口 A 或端口 B 仍做为数据端口，同时规定了端口 C 的某些位做为控制或状态信息位，数据的输入 /输出操作在联络信号的应答控制下完成，因而，可使用中断，也可使用查询。 方式 2双向传送方式。 这种方式下，外设在单一的 8 位数据线上，既能发送数据，也能接受数据。 在相应的控制线配合下，用中断方式或程序查询方式输入 /输出数据。 端口 A 可工作于方式 0，方式 1 和方式 2，端口 B 可工作于方式 1，端口 C 通常分成高 4位和低 4 位，分别传送数据或控制，状态信息。 可编程定时器 /计数器 8253/8254 8253 芯片采用 24 个引脚，双列直插式封装， NMOS 工艺，单一 +5V 电源。 片内有 3 个独立的 16 位减法计数器，每个计数器又可分两个 8 位的计数器。 8253 有两种工作方式，即二进制或 BCD 方式计数； 6 种工作方式，既可对系统时钟脉冲计数实现定时，又可对外部事件进行计数。 可由软件或硬件开始计数或停止计数。 的内部结构 包括以下几部分： CLK0 GATE0 OUT0 RD CLK1 A0 GATE1 A1 OUT1 CS CLK2 GND GATE2 VCC OUT2 图 6 8253 由计数器、控制寄存器、读 /写控制逻辑和数据总线缓冲器 4 部分和内部总线构成。 (1)数据总线缓冲器。 该缓冲器为 8 位双向三态的缓冲器，可直接挂在数据线上， CPU通过它，一方面可以向控制寄存器写入控制字，向计数器写入计数初值；另一方面也可由CPU 通过该缓冲器读出计数器的当前计数值。 (2)读 /写控制逻辑。 功能是接收来自 CPU 的控制信号，完成对 8253 各计数器的读 /写操作。 (3)控制寄存器。 接收从 CPU 来的控制字，并由控制字的 D D6 位的编码决定 控制字写D0~D7 WE 计数器 0 计数器 1 计数器 2 数据总线缓冲器 读 / 写逻辑 控制字寄存器 入哪个计数器的控制寄存器。 (4)计数器。 8253 有三个计数器通道：计数器 0、计数器 计数器 2。 每个计数器都由16 位锁存寄存器和一个 16 位的减 1 计数器组成。 每个计数器有 3 根信号线。 其中 2 根为输入信号：时钟信号 CLK 和门控 GATE 信号； 1 根输出信号 OUT。 的工作方式 ： 方式 0计数结束产生中断方式。 这种方式的计数过程为当写入方式 0 后，计数器输出 OUT 立即变为低电平，并且在计数过程中一起维持低电平。 赋初值后， CLK 第一个下降沿到，计数值装入计数器，随后每一个 CLK 脉冲下降沿到 ，计数器减 ， OUT输出变为高电平，并且一直保持到该通道重新装入计数值或重新设置工作方式为止。 方式 1可重触发的单稳态触发器。 这种方式的计数过程为当装入计数初值后 OUT 输出为高电平，当 GATE 上升沿到， OUT 输出为低电平，开始计数；计数结束时，输出变为高电平从而产生一个宽度为 N 个 T 的负脉冲。 方式 2分频器。 这种方式的计数过程为写入控制字后的时钟上升沿，输出端 OUT 变成高电平，写入计数初值后的第一个时钟下降沿开始减 1 计数。 减到 1 时输出端 OUT 变为低电平，减到 0 时，输出 OUT 又变为高 电平，同时从初值开始新的计数过程。 方式 3方波发生器。 这种方式的计数过程分两种情况。 第一种情况：计数初值为偶数。 写入控制字后的时钟上升沿，输出端 OUT 变成高电平，写入计数初值后的第一个时钟下降沿开始减 1 计数。 减到 N/2 时，输出端 OUT 为为低电平，减到 0 时，输出 OUT 又变为高电平，并重新从初值开始新的计数过程。 第二种情况：计数初值为奇数。 写入控制字后的时钟上升沿，输出端 OUT 变成高电平，写入计数初值后的第一个时钟下降沿开始减 1 计数。 减到（ N+1） /2 以后，输出端 OUT 变为低电平，减到 0 时，输出端 OUT 又 变为高电平，并重新从初值开始新的计数过程。 方式 4软件触发选通。 这种方式的计数过程与方式 0 非常相似。 当方式控制字置入后， OUT 输出高电平。 置入初值后经过一个 CLK 脉冲开始减 1 计数，计数到达 0 值， OUT 输出为低电平，持续一个 CLK 脉冲周期后再恢复到高电平。 方式 5硬件触发选通。 这种方式的计数过程为输出 OUT 即为高电平，写入初值后，计数器并不立即开始计数，而是由门控脉冲的上升沿触发。 计数结束，输出一个持续时间为一个 TCLK 的负脉冲，然后输出恢复为高电平，直到 GATE 信号再次触发。 中断优 先级管理器 8259A 内部结构： 8259A 采用 NMOS 工艺制成，有 28 根引脚，所有输入、输出端与 TTL 电平兼容，单 内部总线 数据总线 缓冲器 读 /写 逻辑 级联 缓冲 比较器 控 制 逻 辑 当前中断服务 寄存器(ISR) 优先级分。