时序逻辑电路-触发器内容摘要：
置 1/置位 置 0 /复位 /清 0 小 结 3. 当满足约束条件 SD+ RD＝ 1时，改变输入信号，就可以改变输出信号状态。 11 12 时钟触发器 时钟是指一种周期性矩形脉冲（ CP）。 实用的 触发器都是在时钟信号的控制（ 同步 ）下工作。 （时钟）触发器不仅有触发端，还有 CP端。 13 Q Q RD SD a b c d R S CP 直接清零端 直接置位端 输出端 输入端 异步预置 同步置 /复位 14 触发方式 C Q Q负沿触发 C Q Q正沿触发 边沿触发：只在 CP的有效沿（上升沿或下降沿）接收 输入信号并进行状态更新。 （抗干扰强。 ） 电平触发：在 CP的有效电平（高电平或低电平）接收 输入信号并进行状态更新。 15 S’ amp。 amp。 R S G5 G6 amp。 amp。 G7 G8 CP amp。 amp。 Q QG1 G2 amp。 amp。 G3 G4 G9 主从触发方式： R’ 16 167。 3 触发器按逻辑功能的分类 输入端数目 输入 /出逻辑关系 RS, JK, D, T,T’ 特征方程 /功能表 17 D Q n +1 0 0 1 1 功能表 例： 画出 D触发器的输出波形。 逻辑符号 RD SD D C。阅读剩余 0%
本站所有文章资讯、展示的图片素材等内容均为注册用户上传(部分报媒/平媒内容转载自网络合作媒体)，仅供学习参考。
用户通过本站上传、发布的任何内容的知识产权归属用户或原始著作权人所有。如有侵犯您的版权，请联系我们反馈本站将在三个工作日内改正。