eda实训报告

eda实训报告内容摘要：

原理： 扩展频谱通信系统中，伪随机码序列起着非常重要的作用，在 直接序列扩频（ DSSS） 、（ Direct Sequence Spread Spectrum） 通信中： 是直接利用具有高码率的扩频码 序列 采用各种调制方式在发端与扩展信号的频谱，而在收端，用相同的扩频码 序列 去进行解码，把扩展宽的扩频信号还原成原始的信息。 因此伪随机码序列发生器是扩展频谱通信系统中的核心单元。 M 序列有叫最长线性反馈移位寄存器序列，由于它的自相关性好，所以在 直接序列扩频 通信 中应用的十分广泛。 M 序列的产生方法比较简单有两种方法，一种是简单型码序列发生器（ SSRG Simple Shift Register Generator）另一类是模块型码序列发生器（ MSRG Modular Shift Register Generator）。 R 级的移位寄存器的反馈系数由 M 序列的特征多项式决定，要产生一个码长为 31 的 M 序列，码序列产生的移位寄存器数为 5。 M 序列的性质 (1) n 级 m 序列的长度为 12  nN ， m 序列的穷尽。 1512,4  nNn。 (2) 在 m 序列中，“ 1”的个数比“ 0”的个数多 1，即为 )1(21 N ，“ 0”的个数为 )1(21 N。 如例 2 中有 8 个“ 1”， 7 个“ 0”。 (3) 用宽度为 n 的窗口沿 m 序列滑动 N 次，每次移 1位，除全“ 0”外，其它每种 n位状态刚好出现一次。 如例 2。 (4) 在 m 序列中定义连续相同的一组符号为一个游程，把该相同符号的个数称为游程长度，则对任一 m 序列有： a) “ 1”的长度为 n 的游程只有 1 个 ,“ 0”的长度为 n 的游程为 0个。 如例 2中有一个“ 1111” ,无“ 0000”。 b) “ 1”的长度为 (n1)的游程为 0 个 ,“ 0”的长度为 (n1)的游程为 1 个。 如例 2 中有一个“ 000” ,无“ 111”。 c) “ 1”的长度为 (n2),“ 0”的长度为 (n2)的游程各为 1 个。 如例 2 中有一个“ 11”，一个“ 00”。 d) “ 1”的长度为 (n3),“ 0”的长度为 (n3)的游程各为 2 个。 如例 2 中有二个“ 1”，“ 1”，二个“ 0”，“ 0”。 e) “ 1”的长度为 (n4),“ 0”的长度为 (n4)的游程各为 4 个。 例 2 中无法验证。 f) “ 1”的长度为 k,“ 0”的长度为 k 的游程各为 22 kn 个 ,其中 1 k n1,    bnk ank 如如 ,1, (5) 一个 m 序列与该序列的任意位相移后的序列模 2 加后仍为具有某种相移的该 m 序列。 此性质为线形叠加性。 3 实验内容： 利用 m 序列产生程序 完成整个工程和仿真。 4 实验要求： 要求完成整个仿真 ,并根据结果说明 m序列的长度 ,不同长度游程的个数 ,最终判断是否符合设计要求。 5 编写 m 序列 的 Verilog HDL 程序 module m (reset,clk,sel,x,y,sy)。 input clk。 input reset。 input[1:0] sel。 output x,y。 output sy。 reg x,y。 reg sy。 // 196。 218。 178。 191。 188。 196。 180。 230。 198。 247。 186。 205。 178。 206。 202。 253。 181。 196。 182。 168。 210。 229。 reg sy1。 reg[14:0] LFSR,LFSR1。 reg[1:0] q1,q2。 reg q3,q4。 reg[14:0] i。 parameter i5=30。 parameter i8=254。 parameter i11=2046。 parameter i15=32766。 ///************************* /// ????sy ??? ///************************* always @(posedge clk ) begin sy1=1。 q1=sel。 q2=q1。 q3=reset。 q4=q3。 if (!reset) begin i=1539。 b000000000000000。 sy1=139。 b1。 end else if (q3!=q4) begin i=1539。 b000000000000000。 sy1=139。 b1。 10 sy1=139。 b0。 end else if。