毕业论文_基于锁相环路的高频信号源的设计(编辑修改稿)

毕业论文_基于锁相环路的高频信号源的设计(编辑修改稿)内容摘要：

数据存储器（ RAM）， 32 个外部双向输入 /输出（ I/O）口， 5 个中断优先级 2 层中断嵌套中断， 2 个 16位可编程定时计数器 ,2 个全双工串行通信口，看门狗（ WDT）电路，片内时钟振荡器。 此外， AT89S52 设计和配置了振荡频率可为 0Hz 并可通过软件设置省电模式。 空闲模式下， CPU 暂停工作，而 RAM 定时计数器，串行口，外中断系统可继续工作，掉电模式冻结 振荡器而保存 RAM 的数据，停止芯片其它功能直至外中断激活或硬件复位。 同时该芯片还具有 PDIP、 TQFP 和 PLCC 等三种封装形式，以适应不同产品的需求。 图 31 52 单片机管脚图 南京工程学院毕业设计说明书（论文） 12 52 单片机 兼容 MCS51指令系统 ，有 8k 可反复擦写 (1000 次） ISP Flash ROM 和 256x8bit 内部 RAM。 32 个双向 I/O 口 支持 工作电压 ， 3 个16位可编程定时 /计数器 可工作在 时钟频率 033MH。 并且支持 全双工 UART 串行中断口线 ；有 2 个外部 中断源 ； 低功耗空闲和省电模式 ； 中断唤醒省电模式 ； 3 级加密位 ； 看门狗（ WDT）电路 ； 软件设置空闲和省电功能 ； 灵活的 ISP 字节和分页编程 ；双数据寄存器指针。 本次系统设计，运用了 52单片机的各个 I/O 口和 2 个定时器，但是对于其他的一些功能应用，比如 全双工 UART 串行中断口线 、 灵 活的 ISP 字节和分页编程 之类仍未涉及到，以后将会有更好的运用的。 P0 口： P0 口是一个 8 位漏极开路的双向 I/O 口。 作为输出口，每位能驱动 8 个 TTL 逻辑电平。 对 P0 端口写“ 1”时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时， P0 口也被作为低 8 位地址 /数据复用。 在这种模式下， P0具有内部上拉电阻。 在 flash 编程时， P0 口也用来接收指令字节；在程序校验时，输出指令字节。 程序校验时，需要外部上拉电阻。 本次系统中， 52 单片机的 P0 口是作为液晶显示器 8 位的数据传输口使用的，把需要的数字信号并行传输给液 晶显示器。 P1 口： P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口， p1 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P1 端口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ I ）。 IL 此外， 和 分别作定时器 /计数器 2 的外部计数输入（ ）和时器 /计数器 2 的触发输入（ ），具体如下表所示。 在 flash 编程和校验时， P1 口接收低 8位地址字节。 其中 P1 口还有第二功能，其功能如 表 31 所列。 表 31 P1 口第二功能 引脚号 第二功能 T2（定时器 /计数器 T2 的外部计数输入），时钟输出 T2EX（定时器 /计数器 T2 的捕捉 /重载触发信号和方向控制） MOSI（在系统编程用） MISO（在系统编程用） SCK（在系统编程用） 南京工程学院毕业设计说明书（论文） 13 本系统中， P1 口的作用主要是 DAC0832 的数据传输口，还应用到了其第二功能的定时器，作为 DAC0832 的频率调节。 但是在下载程序是，其 P1P1 P17 口则是作为程序下载口使用的。 P2 口： P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口， P2 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P2 端口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ IIL ）。 在访问外部程序存储器或用 16位地址读取外部数据存储器（例如执行 MOVX @DPTR）时， P2 口送出高八位地址。 在这种应用中， P2 口使用很强的内部上拉发送 1。 在使用 8 位地址（如MOVX @RI）访问外部数据存储器时， P2 口输出 P2 锁存器的内容。 在 flash编程和校验时， P2 口也接收高 8 位地址字节和一些控制信号。 本系统中，P2口的主要作用是一部分作为液晶显示器的控制口，另一部分是键盘的输入口。 P3 口： P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口， p2 输出缓冲器能驱动 4 个 TTL 逻辑电平。 对 P3 端口写“ 1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。 作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（ I IL）。 P3 口亦作为 AT89S52 特殊功能（第二功能）使用，如下表所示。 在 flash 编程和校验时， P3 口也 接收一些控制信号。 P3 口除了普通 I/O 口功能外，也有其第二功能，其功能如表 32所列。 表 32 P3 口第二功能 引脚号 第二功能 RXD（串行输入） TXD（串行输出） INT0(外部中断 0) INT0(外部中断 0) T0（定时器 0外部输入） T1（定时器 1外部输入） WR(外部数据存储器写选通 ) RD(外部数据存储器写选通 ) 本系统中， P3 口的主要作用为 DAC0832 的数据传输口以及控制 LED 作 为南京工程学院毕业设计说明书（论文） 14 指示灯，其也用到了 、 的第二功能。 RST: 复位输入。 晶振工作时， RST 脚持续 2 个机器周期高电平将使单片机复位。 看门狗计时完成后， RST 脚输出 96 个晶振周期的高电平。 特殊寄存器 AUXR(地址 8EH)上的 DISRTO 位可以使此功能无效。 DISRTO 默认状态下，复位高电平有效。 ALE/PROG：地址锁存控制信号（ ALE）是访问外部程序存储器时，锁存低 8 位地址的输出脉冲。 在 flash 编程时，此引脚（ PROG）也用作编程输入脉冲。 在一般情况下， ALE 以晶振六分之一的固定频率 输出脉冲，可作为外部定时器或时钟使用。 然而，特别强调，在每次访问外部数据存储器时， ALE脉冲将会跳过。 如果需要，通过将地址为 8EH 的 SFR 的第 0 位置 “ 1”， ALE操作将无效。 这一位置“ 1”， ALE 仅在执行 MOVX 或 MOVC 指令时有效。 否则，ALE 将被微弱拉高。 这个 ALE 使能标志位（地址为 8EH 的 SFR 的第 0 位）的设置对微控制器处于外部执行模式下无效。 PSEN: 外部程序存储器选通信号（ PSEN）是外部程序存储器选通信号。 当 AT89S52 从外部程序存储器执行外部代码时， PSEN 在每个机器周期 被激活两次，而在访问外部数据存储器时， PSEN 将不被激活。 EA/VPP:访问外部程序存储器控制信号。 为使能从 0000H 到 FFFFH 的外部程序存储器读取指令， EA 必须接 GND。 为了执行内部程序指令， EA 应该接 VCC。 在 flash 编程期间， EA也接收 12伏 V PP 电压。 XTAL1:振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2:振荡器反相放大器的输出端。 芯片 MC145152 MC12022 MC1648 简介 MC145152是 MO TOROLA 公司生产的大规模集成电路 ,它是一块采用半行码输入方式置定、由 14 根并行输入数据编程的双模 CMOS L SI 锁相环频率合成器 ,其内部组成框图如图 1 示。 该芯片内含参考频率振荡器、可供用户选择的参考分频 器 (12 8ROM 参考译码器和 12bit 247。 R 计数器 ) 、双端输出的鉴相器、控制逻辑、 10 位可编程的 10bit 247。 N 计数器、 6 可编程的 6bit 247。 A 计数器和锁定检测等部分。 其中 ,10bit 247。 N 计数器、 6bit 247。 A 计数器、模拟控制逻辑和外接双模前置分频器组成吞脉冲程序分频器 , 吞脉冲程序分频南京工程学院毕业设计说明书（论文） 15 器的总分频比为 : D =VN + A。 管脚排列及功能 如下图 32 图 32 MC145152 的管脚排列 采用 28 脚 DIP 封装 ,各管脚功能如下 : 引脚 6 (RA0 、 RA1 、 RA2 ) 为参考地址码输入端 , 用于选择参考分频器的分频比。 通过 12 8ROM 参考译码器和 12bit 247。 R 计数器进行编程。 分频比有 8 种选择 , 其参考地址码与分频比的关系见表 1 所列 引脚 2 27 (OSCIN 、 OSCOU T ) 为参考振荡端 ,当两引脚接上一个并联谐振晶体时 , 便组成一个参考频率振荡器。 但在 OSCIN 到地和 OSCOU T 到地之间一般应接上频率置定电容 (一般为15p F 左右 )。 OSCIN也可作为外部参考信号的输入端。 引脚 1 (VCO) 为输入信号端 ,将输入信号交流耦合到本引脚 ,其输入信号频率应小于 30MHz。 引脚 21～ 25 (A5～ A0 ) 为 6bit A 计数器的分频端。 其预置数决定了247。 V/ (V + 1) 双模前置分频器的247。 V/ (V + 1) 的次数。 引脚 11～ 20 (N9～ N0 ) 为 10bit 247。 N 计数器的分频端。 引脚 8 ( V 、 r ) 为鉴相器双输出端 ,用于输出环路误差信号。 如果 f v f r 或 f v 的相位超前 f r ,则 v 变为低电平而 r 仍为高。 如果 f v f r 或者 f v 的相位滞后 f r ,则 r 跳为低电平而 v 保持高。 如果 f v = f r 并 f v 与 f r 同相 ,则 v 和 r 保持高电平 ,仅在一个很短的时间内二者同时为低电平。 引脚 9 (MC) 为模式控制端 ,输出的模式控制信号加到双模分频器即可实南京工程学院毕业设计说明书（论文） 16 现模式变换。 在一个计数周期开始时 ,“ MC”处于低电平 ,一直到 A 下行计满它的编程值为止 , 然后 ,“ MC”跳为高电平 , 并一直维持到247。 N 计数器下行计满编程的剩余值 (N A)。 N 计数器计满量后 ,“ MC”复位为低 ,两个计数器重新预置到各自的编程值上 ,再重复述过程。 引脚 28 (LD) 为锁定检测端 , 用于锁定输出信号。 当环路锁定时 (即 v 与 r 同频同相 ) ,该信号为高电平。 当环路失锁时 ,LD 为低电平。 MC12022： 随着通信事业的发展 , 有线通信和无线移动通信在社会各界得到了广泛应用 , 特别是移动通讯 ,由于不受地域环境条件的限制 ,随时随地均可自由通讯 , 因而得以迅速发展。 近来 ,在移动通信系统中 ,广泛使用锁相环(PLL )和双模预置分频器来对调谐电路的高频信号进行合成和控制。 在锁相环中 , 通常采用吞除脉冲的 PLL 技术 , 其中 , 双模预置分频器是吞除脉冲PLL 的关键组成部分。 为了降低整机功耗 ,减小体积 ,实现小型化 , 要求双模预置分频器能够在低功耗下超高速工 作 , 这就导致了近年来人们对低功耗的超高速双模预置分频器的研究。 本文介绍了 Motorola 公司研制的 MC12022 低功耗双模预置分频器。 MC12022 电路具有 64/ 6 128/ 129四种分频功能 ,在 55～ 85 ℃温度范围内 ,最高工作频率大于 1100MHz , 工作电流小于10mA。 电路在 5. 0V 电源电压下工作 ,输出为 ECL 电平。 MC12022 电路具有分频功能多工作频率高 ,功耗低 ,温度性能好等特点 ,可广泛用于通讯、仪器仪表、雷达、导航等领域。 MC12022 的特点 是 功耗低 (工作电流 的典型值为 715mA )。 温度范围宽 ( 55～ 85 ℃ )。 分频功能多 (247。 64/ 65 , 247。 128/ 129 )。 使用方便 ,应用电路的外围元件少。 工作频率高 (典型值 1600MHz )。 管脚排列 如图 33: 图 33 MC12022引 脚排列图 MC12022 低功耗双模预置分频器电路具有247。 64/ 6247。 128/ 129 四种分频功能 ,由八级 ECL D 型主从触发器构成。 前三级触发器为同步时钟输入控制 , 在模数控制端 MC 的控制下实现247。 4/ 5 功能 , 第四级和第五级触发器、第六南京工程学院毕业设计说明书（论文） 17 级和第七级触发器分别实 MC12022 低功耗双模预置分频器。 MC1648 芯片管脚图如 34,主要功能详见第四章的 节。 图 34 MC1648管脚图 南京工程学院毕业设计说明书（论文） 18 第四 章 系统 电路设计 系统总体设计 本次设计采用变模锁相频率合成技术产生所需要的频率信号，利用单片机最小系统实现输出频率的控制，系统框图如图 41 所示。 由 MC14515MC164 MC12022 系列集成电路芯片组成数字锁相频率合成器，通过 LM358来构成 PLL 电路中的环路滤波器，通过单片机 AT89S52。