spi_ip串行外围设备接口毕业论文(编辑修改稿)

spi_ip串行外围设备接口毕业论文(编辑修改稿)内容摘要：

B管脚的电平高的是主机。 在一个 SPI 通信系统中 必须有主机。 SPI 总线可以配置成单主单从，单主多从，互为主从。 SPI IP 接口设计 6 第三章 SPI Flash Controller 设计环境 7 第三章 SPI Flash Controller 设计环境 Verilog HDL 语言简介 Verilog HDL 是在 1983 年由 Gateway Design Automation（ GDA）公司的 Phil Moorby 首创的。 1989 年 Cadence Design Systems 公司收购了 GDA 公司，并于 1990年公开 Verilog HDL语言， 极大地推动了 Verilog HDL 的发展。 基于 Verilog HDL的优越性 IEEE 于 1995 年制定了 Verilog HDL 的 IEEE 标 准，即 Verilog HDL1364－ 1995。 Verilog HDL 具有以下特点：能形式化地抽象表示电路的结构和行为；借用高级语言的结构和语句（如循环语言，赋值语言等），简化了电路行为的描述；能在多个层次上对所设计的电路进行描述；内置了基本的逻辑门，更接近开关级电路；可以使用用户自定义原语 UDP，使得设计更加灵活，等等。 与 VHDL 语言相比， Verilog HDL 和 VHDL 作为描述硬件电路设计的语言，其共同的特点在于：能形式化地抽象电路 的行为和结构，支持逻辑设计中层次与范围的描述，可借用高级语言的精巧 结构来简化电路行为的描述，具有电路仿真与验证机制以保证设计的正确性，支持电路描述由高层到底层的综合转换， 硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去）， 易于理解和设计重用。 但是 Verilog HDL 和 VHDL 又各有其自己的特点。 与 VHDL 相比 Verilog HDL最大的特点在于它是一种非常容易掌握的硬件描述语言，而且和 C 语言有许多相似之处，并继承和借鉴了 C 语言的多种操作符和语法结构，而且 Verilog HDL 在开关级电路的建模能力比 VHDL 要强。 而与 Verilog HDL 相比， VHDL 则显得严谨的多，比较抽象，所以掌握起来比较困难，还有 VHDL 在系统级建模方面要比Verilog HDL 强一些。 这两种语言各有其特点，而且都在不断完善。 20xx 年公布的 Verilog IEEE 1364— 20xx 标准，使得 Verilog 语言在综合和仿真性能方面有了大幅度的提高。 学习掌握 Verilog HDL 建模、仿真和综合技术不仅可以对数字电路设计技术有更进一步的SPI IP 接口设计 8 了解，而且为以后学习高级的行为综合和物理综合打下坚实的基础。 Linux 系统下的设计开发环境简介 Linux 是一套免费使用和自由传播的类 Unix 操作系统，它主要用于基于Intel x86 系列 CPU 的计算机上。 这个系统是由世界各地的成千上万的程序员设计和实现的。 其目的是建立不受任何商品化软件的版权制约的、全世界都能自由使用的 Unix 兼容产品。 Linux 以它的高效性和灵活性著称。 它能够在 PC 计算机上实现全部的Unix 特性，具有多任务、多用户的能力。 Linux 是在 GNU 公共许可权限下免费获得的，是一个符合 POSIX 标准的操作系统。 Linux 操作系统软件包不仅包括完整的 Linux 操作系统，而且还包括了文本编辑器、高级 语言编译器等应用软件。 它还包括带有多个窗口管理器的 XWindow 图形用户界面，如同我们使用 Windows NT 一样，允许我们使用窗口、图标和菜单对系统进行操作。 VI 编辑器是 Linux 和 Unix 上最基本的文本编辑器，工作在字符模式下。 由于不需要图形界面，使它成了效率很高的文本编辑器。 尽管在 Linux 上也有很多图形界面的编辑器可用，但 VI 在系统和服务器管理中的 功 能是那些图形编辑器所无法比拟的。 VI 编辑器是 Visual interface 的简称，通常称之为 VI。 它在 Linux 上的地位就像 Edit 程序在 DO S 上一样。 它可以执行输出、删除、查找、替换、块操作等众多文本操作，而且用户可以根据自己的需要对其进行定制，这是其他编辑程序所没有的。 VI 编辑器并不是一个排版程序，它不像 Word 或 WPS那样可以对字体、格式、段落 等其他属性进行编排，它只是一个文本编辑程序。 没有菜单，只有命令 而 且命令繁多。 Vi 有 3 种基本工作模式：命令行模式、文本输入模式和末行模式。 VIM 是 VI 的加强版，比 vi 更容易使用。 vi 的命令几乎全部都可以在 vim上使用。 要在 Linux 下编写文本或语言程序，您首先必须选择一种文本编辑器。 可以选择使用 vim 编辑器，使用它的好处是几乎每一个版本的 Linux 都会有它的存在。 然而它是在文本模式下使用，需要记忆一些基本的命令操作方式。 第三章 SPI Flash Controller 设计环境 9 数字电路设计方法 数字电路设计中主要有两种基本的设计方法：自底向上和自顶向下设计方法。 在自顶向下的设计方法中，我们首先定义顶层模块，然后分析实现顶层模块功能需要那些必要的子模块，然后按照相同的方法对子模块进行分解，知道无法进一步细分的最底层模块为止。 在 自底向上的设计方法中，我们首先对现有的功能模块进行分析，然后利用这些模块 去搭建较大的功能模块，如此继续直至顶层的功能模块。 在实际的设计中，通常是两种方法混合使用的。 设计者首先根据电路体系接口定义顶层模块。 逻辑设计者确定如何根据功能将整个设计划分为子模块；同时，电路设计者对底层功能快进行优化设计，并进一步使用这些底层模块来搭建其高层模块。 两者的工作按相反的方向独立的进行，直至在某一中间点会合。 这是，电路设计者已经使用开关级原语创建了一个底层功能块库，而逻辑设计设也通过使用自顶向下的方法将整个设计分解为由库单元构成的结构描述。 Verilog HDL 的设计流程 在用 Verilog HDL 进行硬件设计的过程中，开发人员通 常是将设计分层三个层次进行设计。 第一层次是行为描述。 就是用数学模型对整个系统进行的描述。 一般来说，对系统进行行为描述的目的是为了在系统设计的初始阶段，通过对系统行为的仿真来发现设计中存在的问题。 在行为描述阶段并不真正考虑实际的算法和操作用什么方法来实现，注意力主要集中在系统的结构和工作过程能否达到设计要求方面。 在进行完行为描述之后，通常要把它转换为 RTL 级的描述，因为现有的 EDA工具只能接受 RTL 级描述的 HDL 文件进行自动逻辑综合。 第二层次是 RTL 方式描述，又称为寄存器传输描述。 用行为方式描述系统结构的 程序抽象程度很高，很难直接映射到具体逻辑元件的实现。 要想得到硬件的具体实现，必须将行为方式的 Verilog HDL 程序改为 RTL 方式的程序。 在编写完RTL 方式的程序之后，就可以利用仿真工具对程序进行仿真了。 如果仿真通过，就可以利用逻辑综合工具进行综合了。 第三层次是逻辑综合。 在这一阶段主要是利用逻辑综合工具，将 RTL 级的程序转换成用基本逻辑元件表示的文件（门级网表），并且综合结果也可以以原理图的方式输出。 得到网表之后，还需要进行门级仿真和定时检查。 SPI IP 接口设计 10 其设计过程 如图 所示 ： 总 体 方 案行 为 级 描 述行 为 级 仿 真R T L 级 描 述R T L 级 仿 真逻 辑 综 合 、 优 化门 级 仿 真 、 定 时 检 查门 级 网 表 输 出 图 Verilog HDL 设计流程 编译、模拟仿真 EDA tool 简介 Debussy 是 NOVAS Software Inc(思源科技 )发展的 HDL Debug amp。 Analysis tool，这套软体主要不是用来跑 仿真 或看波形，它最强大的功能是：能够在 HDL source code、 schematic diagram、 waveform、 state bubble diagram之间，即时做 trace，协助工程 师 debug。 在本次设计中使用的是经过公司自己修改过的版本（ verdi） ISE 软件简介 Xilinx 公司的 ISE 软件是一套用以开发 Xilinx 公司的 FPGAamp。 CPLD 的集成开发软件，它提供了一个从设计输入到综合、布线、仿真、下载的全套解决方案，并很方便的同其它 EDA 工具接口。 原理图输入用的是第三方软件 ECS， HDL 综合可以使用 Xilinx 公司开发的 XST、 Synopsys 的 FPGA Express 和 Synplicity 公司的 Synplify/Synplify Pro，测试台输入是图形化的 HDL Bencher，状态图输入用的是StateCAD，前、后仿真则可以使用 Modelsim XE(Xilinx Edition)或 Modelsim SE。 第三章 SPI Flash Controller 设计环境 11 除了上述软件以外，也可以使用其它公司的相关 EDA 软件产品。 具体利用 ISE 进行 FPGA 测试的过程包括：环境设置，新建工程，添加源文件，编写测试文件，前仿真，综合，布线，后仿真，配置管脚和下载测试。 这里前仿真主要针对电路的语法和逻辑错误，仿真属于行为级的仿真。 而后仿真是在完成 布局 和 布线 、 时序分析 完成 生成时序网表 以后 ,根据 器件中门 ,或者布线的延时 ，将时序网表与功能 网表一起进行 的 仿真。 Xilinx Spartan3 系列器件介绍 Spartan3 系列器件采用 Xilinx 最成功的 VirtexⅡ FPGA 器件构架，并利用90nm和 12 英寸晶圆工艺生产，芯片大小比 m工艺的产品缩小了 80％。 为了优化结构，降低成本， Xilinx 对 Spartan3 系列器件的内部结构做了部分简化，器件的晶元大小比 m 工艺缩小了 50％。 这就使得新产品的成品价格比其他厂商的器件降低了 80％， Spartan3 的性价比大幅度提高。 为了能够提供更多的 I/O引脚， Spartan3 采用错位的双排 I/O 引脚结构。 该系列产品可提供 5 万至 500 万的系统逻辑门，从 美元起价，完全满足顾客对低成本解决方案的要求，并把价格降低到可以和 ASIC、 ASSP 和微控制器相抗衡的水平。 器件主要由可配置逻辑块（ CLB）、输入输出模块（ IOB）、基于矢量的内部互连结构、数字延迟锁相环（ DLL）、先进的多级存储器结构组成。 Spartan3系列器件还提供四个功能强大的数字化时钟管理器（ DCM），由基本的数字延迟锁相环（ DLL）构成，具有完善的频率合成、相移、时钟偏移消除等功能。 另外，Spartan3还提供丰富的嵌入式 DSP 功能，可保证每秒执行 3300 亿次乘累加（ MAC）运算的高性能 DSP 应用。 在块存储器方面， Spartan3 可提供多达 1872Kb 的块存储器，及多达 520Kb 的分布式存储器，这些存储器都具有完全的双口功能。 据权威统计，到目前为止， Xilinx 的 Spartan3 系列 FPGA 是工艺最先进、价格最低、单位成本最有效、 I/O 管脚最多的平台级可编程逻辑器件，能够满足大部分的芯片设计验证的需要。 设计验证采用 Spartan3 系列的 XC3S5000 FPGA 器件，内部时钟频率达326MHz，可提供 74880 个逻辑单元， 500 万个系统门。 XC3S5000 支持 17 种单端接口标准和 6 种差分接口标准，输出信号的逻辑摆幅可达 和 ,每个 I/OSPI IP 接口设计 12 口支持 622Mb/s 的数据传输率。 104 个 18 位 18 位乘法器， 104 个 18 Kb 块存储器，这些使得在一般的集成电路设计验证中， XC3S5000 能够完全胜任。 HE register BUS 协议简介 该 BUS 协议共有 7 类信号线，包括片选信号 R_RGST_SEL（位宽为 1）、读信号 R_RGST_RE（位宽为 1）、写信号 R_RGST_WE（位宽为 1）、地址信号R_RGST_ADR（位宽为 5）、写入数据信号 R_RGST_BUS（位宽为 32）、读出数据信号 SL_RGST_BUS（位宽为 32）、反馈信号 SL_RGST_ACK（位宽为 1）。 该协议的主要内容包括： 1. 读信号或写信号、地址信号和片选信号必须同时有效； 2. 当对寄存器进行写入操作时，在检测到反馈信号有效之前，写信号、地址信号、片选信号和写入数据信号必须一直保持有效状态； 3. 当对寄存器进行读操作是，在检测到反馈信号有效之前，读信号、地址信号和片选信号必须一直保持有效状态，而且只有当反馈信 号有效时，才能采集读出数据信号线上的值； 4. 读信号和写信号只能在片选信号有效时才 会 有效，而且读信号和写信号不能同时有效。 第四章 SPI Flash Controller 设计与实现 13 第四章 SPI Flash Controller 设计与实现 数字电路设计中经常需要使用大容量存储器，串行 Flash 体积小、占用系统资源少、连线简单 ，已被应用于数字设计的很多方面。 本设计使用 Verilog HDL 编写了一个针对 Winbond W25X20/40/80 系列 Flash 的控制器，整个设计紧凑、稳定且可靠。 SPI Flash Controller 的设计流程 设计流程如 图 所示： 定 义 规 格 书代 码 编 写测 试 平 台 编 写仿 真综 合软 体 编 写下 载软 体 仿 真开 始 结 束对错对错对错 图 SPI 的设计流程 编写设计代码的前提，是搞清楚所要设计的 IP，要完成什么样的功能。 然后根据功能定义规格书，定义配置寄存器（ register file），然后考虑好各个功能模块的具体实现方法，实现步骤，为下步的编写代码做好充分的准备。 做好准备之后，开始编写代码，与测试环境，然后进行软件仿真至预期效果。 等到代码仿真正确后，开始编写软体 (驱动程序，也就是 deriver)，将软体进行仿真，修改，直到修改正确为止。 软体编写成功以后，就可以将所设计的硬件部分，软件部分综合到一起，应用 ISE 软件下载到 FPGA 中进行测试， 验证正确后 得到最终的代码设计。 SPI IP 接口设计 14 设计规格 本次设计，旨在实现基本的 SPI Flash 控制器功能，即对 Flash 器件的基本读写及擦除操作、状态查询以及中断设置。 设计的特点在于：兼容性和可重复性。 设计要求  支持 Register bus 总线接口  支持 SPI 总线接口  支持 SPI 模式传输  支持深度 32 宽度 8 的 FIFO  支持以下操作指令： Write。