基于8051单片机控制的五路抢答器论文

基于8051单片机控制的五路抢答器论文内容摘要：

（设计） 9 工作。 根据上述 功能要求及图 41和图 42，设计的时序控制电路如图 44 所示。 图中门1G 的作用是控制时钟信号 CP 的放行与禁止，门 2G 的作用是控制 74LS148 的输入使能端 ST。 图 44所示电路的工作原理是：控制开关从“清除”位置拨到“开始”位置时，来自于 41所示的 74LS279 的输出 CTR=0，经过 反相器 3G 反相， A=1，则从 555 输出端输出的时钟信号 CP 能够自加到 74LS192 的 DCP 时钟输入端，定时电路进行递减计时。 同时，在定时时间未到时，来自于图 42 所示 74LS192 的借位输出端 2BO =1，门 2G 的输出 ST =0，使 74LS148 处于正常工作状态，从而实现功能①的要求。 当选手在定时时间内按动抢 答按钮时， CTR=1，经反相器 3G 反相， A=0，封锁 CP 信号，定时器处于保持工作状态；同时，门 2G 的输出 ST=1， 74LS148 处于禁止工作状态，从而实现功能②的要求。 当定时时间到时，来自 74LS192 的 2BO =0， ST =1， 74LS148 处于禁止工作状态，禁止选手进行抢答。 同时，门 1G 处于关闭状态，封锁 CP 信号，使定时电路保持 00 状态不变，从而实现功能③的要求。 74LS121 用于控制报警电路及发声的时间。 图 44 时序控制电路 （ a）抢答与定时电路的时序控制电路 （ b）报警电路的时序控制电路 泉州理工职业学院毕业论文（设计） 10 第四 章 元器件的选择及芯片功能介绍 本次设计用到较多集成电路电路芯片，在此给出其管脚图和部分功能介绍： 74LS279 RS 锁存器功能介绍 74LS279 是一个锁存器，它由 4 个基本 RS触发器组 成 ，如图 51所示。 当对它进行置 0时，在第一个输入信号时，该器件进行锁存，在后面的信号输入时都不接受，处于禁止工作状态。 只有在进行下一次清 0 时，才处于开通工作状态。 表 51 74LS279 锁存器功能表 图 41 74LS279锁存器引脚图 74LS148 功能介绍 74LS148 是一个优先编码器，允许同时输入的几个信号，而在于电路 对其中优先级别最高的信号进行编码，而不对级别低的信号进行编码。 具体 功能 ： 识别输入信号的优先级别，选中优 先级别最高的一个进行编码 ,实现优先权管理。 优先编码器是数字系统中实现优先权管理的一个重要逻辑部件。 它与二 十进制编码器的最大区别是， 优先编码器的各个输入不是互斥的，它允许多个输入端同时为有效信号。 优先编码器的每个输入具有不同的优先级别，当多个输入信号有效时，它能识别输入信号的优先级别，并对其中优先级别最高的一个进行编码，产生相应的输出代码。 其芯片符号和引脚如图 52所示。 优先编码器是 8 线输入 3 线输出的二进制编码器 ,其作用是将输入 0I 至 7I 这 8 个状态分别编成 8 个二制码输出。 其功能如表 52 所示。 由表可以看出 74LS148R 的输入低 电平 有效。 优先级别从 7I 至 0I 递降。 另外 ， 它有输入使能 ST ,输出使能 SY 和 EXY ； 泉州理工职业学院毕业论文（设计） 11 图 42 74LS148的符号图 （ a） 和管脚图 （ b） 表 42 74LS148功能表 ① ST =0允许编码 , ST =1禁止编码 ,输出 Y 2Y 1Y 0=111； ② SY 主要用于多个编码器电路的级联控制，即 SY 总是接在优先级别低的相邻编码器的 ST 端，当优先级别高的编码器允许编码，而无输入申请时， SY =0，从而允许优先级低的相邻编码器工作，反之若优先级高的编码器有编码时， SY =1，禁止相邻级别低的编码器工作。 ③ EXY =0 表示 Y 2Y 1Y 0是编码输出， EXY =1 表示 Y 2Y 1Y 0不是编码输出 EXY 为输 出标志位。 单片 74LS148 组成 83进制输出的编码器，其输出 为 8421BCD 码。 74LS48 七段显示译码器 功能介绍 74LS48 芯片是一个十进制（ BCD）译码器，可用来驱动共阴极的发光二极管显示器。 I 0I 1I 2I 3I4I5I6I7SY 0Y 1Y 2YEXYs976141510111213123457 4 L S 1 4 8123456787 4 L S 1 4 8161514131211109I 4I5I6I 7S ( E )Y 2Y 1G N DVCCYSYEXI 3I 2I 1I 0Y 0( a ) ( b )泉州理工职业学院毕业论文（设计） 12 74LS48 的内部有升压电阻，因此无需外接电阻（可直接与显示器相连接）。 74LS48 其引脚图如图 53，其功能表如表 53。 图 43 74LS48模块引脚图 表 43 74LS48的功能表 为试灯输入： 当 =0时， / =1 时， 若七段均完好，显示字形是 “8” ，该输入端常用于检查 74LS48 显示器的好坏 ； 当 =1 时，译码器方可进行译码显示。 用来动态灭零，当 =1时， 且 =0，输入 3A 2A 1A 0A =0000 时，则 / =0 使数字符的各泉州理工职业学院毕业论文（设计） 13 段熄灭； / 为灭灯输入 /灭灯输出，当 =0时不管输入如何 , 数码管不显示数字；/ 为控制低位灭零信号 ,当 =1 时 , 说明本 位处于显示状态。 若 =0, 且低位为零 , 则低位零被 灭 555 定时器功能介绍 555 定时器是一种多用途的数字 /模拟混合集成电路，具有开关特性，可以构成各种单元脉冲电路。 555 的内部结构如图 54所示 ，芯片引脚图如图 55所示。 其中， 如图 54 三极管 T 起开关控制作用， 1A 为反向比较器， 2A 为同向比较器，比较器的基准电源由电源电压 + CCV 部电阻的分压比决定。 RS 触发器具有复位控制 功能，可控制 T 的导通和截止。 图 44 555 定时器引脚图 图 44 555的内部结构 555 定时器的电压范围较宽，在 +3V~+18V 范围内均能工作，其输出电压低电平 OLV≈0， 高电平 OHV ≈+ CCV ， 可与其他数字集成电路（ COMS、 TTL 等） 兼 容，而且其输入电流可达 100mA，能直接 驱动继电器。 555 的输入阻抗极高，输入电流仅为 ，用作定时器时，定时时 间长而且稳定。 555 的静态电流一般较小，一般为 80uA 左右。 如图 54，设 TH 和 TL 端的输入电压分别为 1iu 和 2iu ，则 555。