应用电子技术专业毕业论文-基于stc12c5a60s2与vs1003音频播放器的研究

应用电子技术专业毕业论文-基于stc12c5a60s2与vs1003音频播放器的研究内容摘要：

的功 能及其设置。 重要寄存器的定义、类型、参数、功能，详见表 22。 表 22 SCI 寄存器 SCI 寄存器，前缀 SCI_ 寄存器 类型 复位值 时间 缩写 [bits] 描述 0x0 RW 0x800 70 CLKI MODE 模式控制 0x1 RW 0x3C 40 CLKI STATUS VS1003 状态 0x2 RW 0 2100 CLKI BASS 内置低音 /高音增强器 0x3 RW 0 11000 XTALI CLOCKF 时钟频率 +倍频数 0x5 RW 0 3200 CLKI AUDATA 0xB RW 0 2100 CLKI VOL 音量控制 通过上面的介绍简略的了解所用寄存器的名字、功能，但在使用过程中需要对各寄存器进行详细设置。 下面将 VS1003 所用寄存器逐一进行详细介绍： 电子信息工程系毕业论文 7 在 SCI 寄存器中 SCI_MODE 用于控制 VS1003 的操作，其缺省值为 0x0800。 MODE(地址 0X0， RW，可读写 )模式寄存器在 VS1003 中是一个比较重要的寄存器，其每一位都对应着 VS1003 的不同设置。 bit0:SM_DIFF 微分。 SM_DIFF=0 正常音频相位； SM_DIFF=1 左声道反转。 当 SM_DIFF 置位时， VS1003 将左声道反相输出，立体声输入将产生环绕效果，对于单声道输入将产生差分 (反相 )左 /右声道信号。 bit1:SM_SETTOZERO 置零。 bit2:SM_RESET。 SM_RESET=1， VS1003 软复位。 软复位之后该位会自动清零。 bit3:SM_OUTOFWAV。 SM_OUTOFWAV=1，停止 WAV 解码。 当你要中途停止 WAV、 WMA 或者MIDI 文件的解码时，置位 SM_OUTOFWAV，并向 VS1003 持续发送数据 (对于WAV 文件发送 0)直到将 SM_OUTOFWAV 清零 ;同时 SCI_HIDAT1 也将被清零。 bit4:SM_PDOWN。 SM_PDOWN=1，软件省电模式，该模式不及硬件省电模式 (可由 VS1003 的XRESET 来激活 )。 bit5:SM_TESTS。 SM_TESTS=1，进入 SDI 测试模式。 bit6:SM_STREAM。 SM_STREAM=1，使能 VS1003 的流模式。 bit7:SM_PLUSV。 SM_PLUSV=1， MP3+V 解码使能。 bit8:SM_DACT。 SM_DACT=0， SCLK 上升沿有效； SM_DACT=1， SCLK 下降沿有效。 bit9:SM_SDIORD。 SM_SDIORD=0 ， SDI 总线字节数据 MSB 在 前 ， 即 须 先 发 送MSB;SM_SDIORD=1， SDI 总线字节数据 LSB 在前，即须先发送 LSB;该位的设置不会影响 SCI 总线。 bit10:SM_SDISHARE。 SM_SDISHARE=1， SDI 与 SCI 将共用一个片选信号 (同时 SM_SDINEW=1)，即将 XDCS 与 XCS 这两根信号线合为一条，能省去一个 I/O 口。 bit11:SM_SDINEW。 SM_SDINEW=1， VS1002 本地模 式 (新模式 )。 VS1003 在启动后默认进入该模式。 (这里所说的模式指的是总线模式。 ) 电子信息工程系毕业论文 8 bit12:SM_ADPCM。 SM_ADPCM=1， ADPCM 录音使能。 同时置位 SM_ADPCM 和 SM_RESET将使能 VS1003 的 IMA ADPCM 录音功能。 bit13:SM_ADPCM_HP。 SM_ADPCOM_HP=1 ，使能 ADPCM 高 通 滤 波 器。 同 时 置 位SM_ADPCM_HP、 SM_ADPCM 和 SM_RESET 将开启 ADPCM 录音用高通滤波器，对录音时的背景噪音有一定的抑制作用。 bit14:SM_LINE_IN 录音输入选择。 SMLINE_IN=1，选择线入 (line in);SM_LINE_IN=0，选择麦克风输入 (默认 )。 SCI_BASS(地址 0X2， RW，可读写 )重音 /高音设置寄存器。 VS1003 的内置的重音增强器 VSBE 是种高质量的重音增强 DSP 算法，能够最大限度的避免音频削波。 当 SB_AMPLITUDE(bit:7~4)不为零时，重音增强器将使能。 可以根据个人需要来设置 SB_AMPLITUDE。 例如 SCI_BASS=0x00f6，即对 60Hz 以下的音频信号进行 15dB 的增强。 当 ST_AMPLITUDE(bit:15~12)不为零时，高音增强将使能。 例如， SCI_BASS=0x7a00，即 10kHz 以上的音频信号进行 的增强。 SCI_CLOCKF(地址 0X3， RW，可读写 )。 bit15~bit13:SC_MULT时钟输入 XTALI的倍频设置，设置之后将启动 VS1003内置的倍频器。 bit12~bit11:SC_ADD 用于在 WMA 流解码时给倍频器增加的额外的倍频值。 bit10~bit0:SC_FREQ 当 XTALI 输入的时钟不是 时才需要设置该位段，其默认值为 0，即 VS1003 默认使用的是 的输入时钟。 SCI_AUDATA(地址 0X5， RW，可读写 )。 当进行正确的解码时，该寄存器的值为当前的采样率 (bit:15~bit1)和所使用的声道 (bit0)。 采样率须 2 的倍数 ； bit0=0，单声道数据， bit0=1，立体声数据。 写该寄存器半直接改变采样率。 SCI_VOL(地址 0XB， RW，可读写 )。 音量控制寄存器。 高八位用于设置左声道，低八位用于设置右声道。 设置值为最大竟是的衰减倍数，步进值为 ，范围为 0 到 255。 最大竟是的设置值为 0x0000，而静音为 0xffff。 例如：左声道：173。 ，右声道：173。 ，则SCI_VOL=(4X256)+7=0x0407。 硬件复位将使 SCI_VOL 清零 (最大音量 )，而软件复位将不改变音量设置值。 (设置静音 (SCI_COL=0XFFFF)将关闭模拟 部分的供电。 ) 数据通信 VS1003 与核心控制器 STC12C5A60S2 的数据通信是通过 SPI 总线方式进行电子信息工程系毕业论文 9 的。 VS1003 通过串行命令接口 (SCI)和串行数据接口 (SDI)来接收 STC12C5A60S2的控制命令和 MP3 的数据；通过 xCS、 xDCS 引脚的置 高 /低来确认是哪一个接口处于传送状态。 VS1003 的功能控制，是通过 SCI 口写入特定寄存器实现的。 在音频流解码系统中，要以 VS1003 为从机数据应答模块得到顺畅的模拟音频流，必须依据 VS1003 关于 SPI 协议下其自身特定的 SPI 工作原理对STC12C5A60S2 进行编程控制才能实现。 VS1003 特定的 SPI 协议可分为两大类：SCI( Serial Command Interface，串行命令接口 )传输和 SDI( Serial Data Interface，串行数据接口 )传输 SCI 传输是指 VS1003 为实现 基于 SPI 协议的数据传输而率先进行的命令传输。 该命令传输也是基于 SPI 协议，但具体协议内容因命令的不同而不同。 STC12C5A60S2 必须完全依据 SCI 命令的协议格式去编写代码才有可能实现初步的 SPI 通信。 由于 SPI 协议本身是全双工的同步通信方式，因此对于SCI 传输过程， VS1003 定义了读、写 2 套命令操作机制。 写命令操作相对于读命令操作更为重要，主要用于告知从机关于数据通信的具体类别，而读命令操作只在某些调试中用于监视通信是否正常。 数据应答是衡量 SPI 数据是否被从机正确接收和从机是否准备接收下一批 SPI 数 据的重要标识信号。 在硬件上该控制位是独立的，是 VS1003 独有的数据请求返回管脚。 毕竟无论是 SCI 传输还是 SDI传输， VS1003 在整个系统的 SPI 传输中都是完全被动地接收数据的，而 VS1003本身还承担着实时处理音频数据的责任，如果 VS1003 的处理时序与主机的传输时序发生了冲突，那么 VS1003 被动接收的数据将变得无效，进而使整个系统数据传输失效；如果 VS1003 在被动接收数据的前提下能够根据自身的数据处理时序发出数据请求标识，表明在某一段时间内数据传输可以进行，在另一段时间内数据传输需要稍微暂停一下， 那么整个 SPI 数据传输就会与音频信号处理时序协调起来，实现流畅的音频数据传输和处理。 因此数据应答是一个非常重要的通信标识逻辑，完全由 VS1003 自动产生。 对于主机则必须时刻依据数据应答调整 SPI传输时序。 VS1003 的 SCI 传输协议通常包含一个 8 bit 的指令字节、一个 8 bit 的地址字节和一个 16 bit 的数据字节。 具体操作通常由 8 bit 的指令字节来确定。 每次 SCI传输后数据请求返回管脚 ( DREQ)都会被设置为低， VS1003 是不允许在数据请求返回管脚变为高之前开始新的 SCI 或 SDI 传输的。 SDI 传输是指 VS1003 基于 SPI 协议的数据传输，完全是音频流数据， VS1003在接收 SDI数据的同时完成片内的音频解码数据处理任务，以 2B为单位进行 SDI数据的传输和处理，每传输完 2B 的二进制音频数据， VS1003 就在数据请求返回管脚上设置一个低电平。 该管脚在再次变为高电平之前，主机不能连续向从机发送 SDI 数据，否则数据将被自动舍弃无效。 SCI 读数据过程如图 22 所示。 电子信息工程系毕业论文 10 图 22 SCI 读数据 XCS 线就是该系统的 CS 信号传输线。 它本身只是一个片选和使能的功能。 VS1003 的内部地址里都有固定的参数作 为内存数据，当对这些内部地址进行读操作时就会把里边的参数读出来。 因此，首先 STC12C5A60S2 的 XCS 线上信号需要拉低以选择芯片，这是 SPI 协议的一个关键。 然后读指令代码 0x03 将会通过 STC12C5A60S2 的 SI 管脚被传输至 VS1003。 读指令代码之后紧跟一个 8bit的地址字节。 在该地址被读入之后，任何在 SI 管脚上传输的数据都将被忽略。 刚才所传输地址空间中包含的 16bit 固定参数将会紧跟着在 SO 管脚上返回给STC12C5A60S2，用于监视通信。 数据传输完成后， XCS 线上的信号需要被拉高。 最后 VS1003 的 DREQ 管脚上的信号会因为 VS1003 的处理而有短暂的拉低，很快会自动变为高电平以迎接下一个 SCI 指令。 SCI 写数据过程如图 23 所示。 图 23 SCI 写数据 它与 SCI 读数据类似，也是先将 XCS 线拉低以选择芯片。 然后写指令代码0x02 经由 SI 管脚被传输至 VS1003。 写指令代码之后也是一个 8 bit 的地址字节，只不过该地址是用来存放将要传输来的 SPI 数据的。 整个过程中 SO 管脚是闲置的。 在整个数据传输过程中， SCI 传输与 SDI 传输之间是紧密跟进的，因此在编电子信息工程系毕业论文 11 写代码时必须非常注意真正的时序， 尤其是注意 DREQ 信号的高低状态和 XCS线的高低选择。 对于图 24 所示的 2 个相邻的 SCI 命令传输过程， XCS 信号必须在 2 个 SCI 传输中被拉高，当检测到 DREQ 线上信号变高后再拉低以进行 SCI传输。 而对于图 25 所示的 2 个相邻的 SDI 字节传输过程，由于传输的只是 SDI数据，完全没有必要采取 DREQ 的中断。 因此 XCS 信号可持续走高以放心通信，直到 2B 的 SDI 数据传完，再看 DREQ 管脚上的信号以判断是否继续通信。 2 个SDI 传输之间的 SCI 传输过程 (见图 26)，只要有 SCI 传输，在传输完成之后就一定存在一个 DREQ 低电平返回， DREQ 与 SCI 传输是匹配的。 图 24 两个相邻的 SCI 命令 (4B)传输过程 图 25 两个相邻的 SDI 字节传输过程 电子信息工程系毕业论文 12 图 26 两个 SDI 传输之间的 SCI 传输过程 模块设计及其与单片机的连接 通过上面的几节对 VS1003 的介绍，能初步的对 VS1003 进行硬件设计，VS1003 工作时需要 、 的电压提供，为了模块的小型化本设计中采用稳压芯片将单片机工作电压 (5V)降压到 、 提供给 VS1003 的 I/O 电源与模拟电源、处理器工作电压。 要使 VS1003 工作必须在 1 18 脚接晶振电路； 3脚 (异步复位端 )接上电复位电路； 8 脚 (数据请求 )需要与控制器连接； 334 脚 (通用 I/O 口 )这里没有用到下拉 100K 电阻； 13 脚 (数据片选 /字节同步 )需要与控制器连接； 23 脚 (片选信号 )需要与控制器连接； 26 脚 (UART 接收口 )本设计不用但需要接 IOVDD。