微机原理与接口技术课程设计-电动门控制系统设计

微机原理与接口技术课程设计-电动门控制系统设计内容摘要：

（ 8） NMI：不可屏蔽中断请求信号，输入，上升沿触发。 （ 9） RESET：复位信号，输入，高电平有效。 CPU 复位后，从 FFFF0H 单元开始读取指令。 （ 10） CLK：主时钟信号，输入。 （ 11） MN/MX：工作方式选择信号，输入。 MN/MX＝ 1， CPU 工作在最小模式下； MN/MX＝ 0， CPU 工作在最大模式下。 （ 12）电源线 Vcc和地线 GND： 8086 只需单一的 +5V177。 10%电源，由 Vcc端输入， GND 是接地端。 （ 13） S— S— S— 0：总线周期状态信号，三态输出。 在最大模式系统中，它用来作为总线控制器 8288 的输入，经译码后产生 7个控制信号。 （ 14） RQ/GR0 和 RQ/GR1：总线保持请求信号输入 /总线请求允许信号输出，双向、低电平有效。 其含义与最小模式下 HOLD 和 HLDA两个信号类同。 S0,S1,S2 状态编码表 武汉理工大学《微机原理与接口技术》课程设计说明书 10 （ 15） LOCK：总线封锁信号，三态输出，低电平有效。 有效时，表示 CPU不允许其它总线控制器占用总线。 （ 16） QS QS0：指令队列状态，输出。 8255 可编程并行接口芯片简介 : 8255 可编程并行接口芯片有三个输入输出端口，即 A口、 B口和 C口，对应于引脚 PA7～ PA0、PB7～ PB0和 PC7～ PC0。 其内部还有一个控制寄存器，即控制口。 通常 A 口、 B 口作为输入输出的数据端口。 C 口作为控制或状态信息的端口，它在方式字的控制下，可以分成 4 位的端口，每个端口包含一个 4位锁存器。 它们分别与端口 A／ B配合使用，可以用作控制信号输出或作为状态信号输入。 8255 可编程并行接口芯片工 作方式说明 : 方式 0：基本输入／输出方式。 适用于三个QS1,QS0 编码集其功 能 8255 管脚图 武汉理工大学《微机原理与接口技术》课程设计说明书 11 端口中的任何一个。 每一个端口都可以用作输入或输出。 输出可被锁存，输入不能锁存。 方式 1：选通输入／输出方式。 这时 A口或 B 口的 8 位外设线用作输入或输出， C 口的 4条线中三条用作数据传输的联络信号和中断请求信号。 方式 2 ：双向总线方式。 只有 A 口具备双向总线方式， 8 位外设线用作输入或输出，此时 C 口的 5 条线用作通讯联络信号和中断请求信号。 8259 可编程中断控制器 一片 8259 可以管理 8 级中断，通过多片级联可扩展至 64 级；每一级都可单独被屏蔽或允 许。 8259 在中断响应周期，可提供相应的中断向量号； 8259 设计有多种工作方式，可以通过编程来选择，以适应不同的应用场合。 它的主要功能有： 8级优先权控制，通过级连可扩展至 64 级优选权控制。 ， 8259 可提供相应的中断向量，从而能迅速地转至中断服务程序。 8259 是可编程的中断控制器。 当有一条或若干条中断请求输入线（ IRQ1——IRQ7）变高，如果没有中断程序在运行， 则执行此中优先级最高的中断，如果有中断程序在运行，那么则将正在运行的程序的中断 优先级与中断申请信号的优先级比较，如申请信号的优先级低，则挂起正在运行的程序，转而执行优先级高的中断程序；反之则不做响应。 武汉理工大学《微机原理与接口技术》课程设计说明书 12 LED 数码管 数码管按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元（多一个小数点显示）；按能显示多少个“ 8”可分为 1 位、 2位、 4位等等数码管；按发光二极管单元连接方式分为共阳极数码管和共阴极数码管。 共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极 (COM)的数码管。 共阳数码管在应用时应将公共极 COM 接到 +5V，当某一字段发光二极管 的阴极为低电平时，相应字段就点亮。 当某一字段的阴极为高电平时，相应字段就不亮。 共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极 (COM)的数码管。 共阴数码管在应用时应将公共极 COM接到地线 GND 上，当某一字段发光二极管的阳极为高电平时，相应字段就点亮。 当某一字段的阳极为低电平时，相应字段就不亮。 74LS48 译码器 74LS48 芯片是一种常用的七段数码管译码器驱动器，在与 8255， LED 相接，它只需 4根线输入译码实现 LED 的 1~F 的显示，简化接线线路和编程难度。 武汉理工大学《微机原理与接口技术》课程设计说明书 13 74LS138 译码器 74LS138 为 3 线－ 8 线译码器，共有 十进数 或 功能 输入 BI/RBO 输出 LT RBI D C B A a b c d e f g 0 H H 0 0 0 0 H 1 1 1 1 1 1 0 1 H x 0 0 0 1 H 0 1 1 0 0 0 0 2 H x 0 0 1 0 H 1 1 0 1 1 0 1 3 H x 0 0 1 1 H 1 1 1 1 0 0 1 4 H x 0 1 0 0 H 0 1 1 0 0 1 1 5 H x 0 1 0 1 H 1 0 1 1 0 1 1 6 H x 0 1 1 0 H 0 0 1 1 1 1 1 7 H x 0 1 1 1 H 1 1 1 0 0 0 0 8 H x 1 0 0 0 H 1 1 1 1 1 1 1 9 H x 1 0 0 1 H 1 1 1 0 0 1 1 10 H x 1 0 1 0 H 0 0 0 1 1 0 1 11 H x 1 0 1 1 H 0 0 1 1 0 0 1 12 H x 1 1 0 0 H 0 1 0 0 0 1 1 13 H x 1 1 0 1 H 1 0 0 1 0 1 1 14 H x 1 1 1 0 H 0 0 0 1 1 1 1 15 H x 1 1 1 1 H 0 0 0 0 0 0 0 武汉理工大学《微机原理与接口技术》课程设计说明书 14 54/74S138 和 54/74LS138 两种线路结构型式，其工作原理如下： 当一个选通端（ G1）为高电平，另两个选通端（ G2A 和 G2B）为低电平时，可将地址端（ A、 B、 C）的二进制编码在一个对应的输出端以低电平译出。 利用 GG2A 和 G2B 可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时， 74LS138 还可作数据分配器，其输出端低电平有效。 其真值表如下： 芯片选择 内存芯片： 2 片 6132（ 4K 8）， 1片 2732（ 4K 8） EPROM； 825 825 8253 各 1 片， 3 片 74LS13 2片 74LS48 地址译码方式： 采用全地址译码方式，采用该种方式可以避免地址冲突，确保系统中各芯片地址的唯一性，保证系统运行的流畅，同时也便于后面程序的设计。 输 入 输 出 S1 2S + 3S A2 A1 A0 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 武汉理工大学《微机原理与接口技术》课程设计说明书 15 本次设计选用三片 74LS138 译码器分别对 RAM， ROM， 8259A、 825 8255A进行地址译码。 各芯片端口地址 RAM,ROM 芯片地址： 本次任务采用 2片 6132RAM， 1片 2732EPROM。 2 片 RAM 每片有 12 根地址线，分别作为奇偶片，每片其寻址范围为 32K，。