基于at89s51单片机的红外报警器的设计

基于at89s51单片机的红外报警器的设计内容摘要：

计过程较为简单，与我们此次的课程设计要求不符，因此我们选择方案二进行设计。 计算机 控制技术 课程设计 3 微处理器的选择 在整个单片机控制系统中， CPU 既是运算处 理中心，又是控制中心，是控制系统中最关键的器件。 此系统控制方案简单，数据量也不大，因此选用 AT89C51作为控制系统的主机。 AT89C51 有 40 引脚双列直插（ DIP）形式。 其与 80C51 引脚结构基本相同，其逻辑引脚图如图 22。 图 22 AT89C51 逻辑引脚图 各引脚功能叙述如下： 1．电源和晶振 VCC—— 运行和程序校验时加 +5V GND—— 接地 XTAL1—— 输入到振荡器的反向放大器 XTAL2—— 反向放大器的输出，输入到内部时钟发生器 （当使用外部振荡器时， XTAL1 接地， XTAL2 接收振荡器信号） RST：复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端 计算机 控制技术 课程设计 4 以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 然而要注意的是：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE的输出可在 SFR8EH 地址上置 0。 此时， ALE只有在执行 MOVX， MOVC 指令是 ALE 才起作用。 另外，该引脚被略微拉高。 2． I/O（ 4个口， 32 根） P0 口 —— 8位、漏极开路的双向 I/O 口。 当使用片外存储器（ ROM、 RAM）时，作地址和数据分时复用。 在程序校验期间，输出指令字节（需加外部上拉电路）。 P0口（作为总线时）能驱动 8个 LSTTL 负载。 P1 口 —— 8位、准双向 I/O 口。 在编程 /校验期间，用于输入低位字节地址。 P1口可驱动 4个 LSTTL 负载。 对于 80C51， —— T2，是定时器的计数端且位输入； —— T2EX，是定时器的外部输入端。 这时，读两个特殊输入引脚的输出锁存器应由程序置 1。 P2 口 —— 8位、准双向 I/O 口。 当使用片外存储器（ ROM 及 RAM）时，输出高 8位地址。 在编程 /校验期间，接收高位字节地址。 P2 口可以驱动 4个 LSTTL负载。 P3 口 —— 8 位、准双向 I/O 口，具有内部上拉电路。 P3 口提供各种替代功能。 在提供这些功能时，其 输出锁存器应由程序置 1。 P3 口可以输入 /输出 4个LSTTL 负载。 3．串行口 —— RXD（串行输入口），输入。 —— TXD（串行输出口），输出。 4．中断 —— INT0 外部中断 0，输入。 —— INT1外部中断 1，输入。 5． 定时器 /计数器 —— T0定时器 /计数器 0的外部输入，输入。 —— T1定时器 /计数器 1的外部输入，输入。 6． 数据存储器选通 —— WR低电平有效，输出，片外存储器写选通。 计算机 控制技术 课程设计 5 —— RD低电平有效，输出，片外存储器读选通。 7．控制 线 (共 4根 ) 输入： RST—— 复位输入。 当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 EA/Vpp—— 片外程序存储器访问允许信号，低电平有效。 在编程时，其上施加 21V 的编程电压。 注意：在加密方式 1 时， EA 将内部锁定为 RESET；当 EA端保持高电平时，此间内部程序存储器。 在 FLASH编程期间，此引脚也用于施加 12V编程电源（ VPP）。 输入、输出： ALE/PROG—— 地址锁存允许信号，输出。 ALE以 1/6 的振荡频率稳定速率输出，可用作对外输出的时钟或用于定时。 在 EPROM 编程期间，作 输入，输入编程脉冲（ PROG）。 ALE 可以驱动 8 个 LSTTL 负载。 当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6。 因此它可用作对外部输出的脉冲或用于定时目的。 注意：每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH 地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE才起作用。 另外，。