第四章存储器和存储系统内容摘要:
G2A、 G2B输入端相连。 A16可以和一个非门电路相连,输 出和 G1的输入端相连。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0~A12 D0~D7 A0~A12 D0~D7 数据线 地址线 RD W/R W/R A13~A15 A16 A17~A19 A B C G1 G2A G2B E0000~E1FFF E2020~E3FFF E4000~E5FFF E6000~E7FFF E8000~E9FFF EA000~EBFFF EC000~EDFFF EE000~EFFFF CE CE ……………… ………… A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 …… …… …… 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 针对译码器的 Y0输出,这时 CBA=000,即 A15=0, A14=0, A13=0 地址范围: 1110 0000 0000 0000 0000 = E0000H 1110 0001 1111 1111 1111 = E1FFFH 针对译码器的 Y1输出,这时 CBA=001,即 A15=0, A14=0, A13=1 地址范围: 1110 0010 0000 0000 0000 = E2020H 1110 0011 1111 1111 1111 = E3FFFH 例: 假设 CPU 有 16根地址线, 8根数据线,并用 MREQ作 为访存控制信号(低电平有效),用 WR 做读 /写控制信号(高电平为读,低电平为写),现有下列存储芯片:1K*4位 RAM, 4K*8位 RAM, 8K*8位 RAM, 2K*8位 ROM,4K*8位 ROM, 8K*8位 ROM及 74LS138译码器和各种门电路,画出 CPU与存储器的连接图,要求: 1. 主存地址空间分配 6000H ~ 67FFH 为系统程序区 6800H ~ 6BFFH 为用户程序区 2. 合理选用上述存储芯片,说明各选几片。 3. 详细画出存储器芯片的片选逻辑图。 解: 第一步 :将地址范围写成二进制代码,并确定其总容量 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 …… …… …… 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 …… …… …… 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 系统程序区2K*8 用户程序区1K*8 第二步 :根据地址范围的容量及该范围在计算机中的应用,选 择存储芯片 由 6000H ~ 67FFH 为系统程序区,为 2K*8位,应选择一 片 2K*8 位 ROM 由 6800H ~ 6BFFH 为用户程序区,为 1K*8位,应选择两 片 1K*4 位 RAM 第三步 :分配 CPU 的地址线 将 CPU 的低 11位地址线 A10 ~ A0与 2K*8位的 ROM地址线相 连,将 CPU 的低 10位地址线 A9 ~ A0与 1K*4位的 RAM地址 线相连,剩下的高位地址与访存控制信号共同产生存储芯 片的片选信号。 第四步 :由题给出的 74LS138译码器的输入逻辑关系可知,必须保 证 G1为高电平, G2A、 G2B为低电平才能使译码器工作。 A15为低,连接到 G2A上, A14为高,连接到 G1上, MREQ 为低,连接到 G2B上。 保证了三个控制端的要求 A1 A1 A11连接到 C、 B、 A上。 输出 Y4有效时,选中 一片 ROM; Y5有效时,同时 A10有效为低电平,选中两片 RAM。 读出时低电平有效, RAM的读 /写控制端与 CPU的 命令端 WR相连 * ROM 的数据线是单向的 2K * 8 1K * 4 1K * 4 MREQ D7 D6 D5 D4 D3 D2 D1 D0 WR A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 C B A A13 A12 A11 G1 G2A G2B A15 A14 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 提高访问存储器速度的方法 多存储体方式 单体多字系统 W位 W位 W位 W位 地址寄存器 主 存 控 制 部 件 数据寄存器 存储体 …………… …………… 前提:指令和数据在主存中必须是连续存放的,一旦遇到转 移指令或者操作数不能连续存放,这种方法的效果就不明显 多体并行存储系统(地址码被分为体号、体。第四章存储器和存储系统
相关推荐
地址的。 在转换表中的内存地址反映了对象在内存中的位置。 . 数据库中所有可编址的数据项,仅当其处在内存中时,才能在映射表中找到相应的行。 为避免重复地进行数据库地址和内存地址的转换 采用指针置换的方法 当数据块从外存中移动到内存时,对数据块中的指针进行指针置换。 也就是将数据库地址转换成内存地址 . 通常一个指针由下列信息组成: ⒈ 用一标志位来表示这个指针是数据库地址还是内存地址。 ⒉
运行方式下的单相短路电流(中 性点直接接地系统 〕 或两相短路 电流(中性点不接地系统 〕。 (限流型 〕 (非限流型 〕 4m i n FENkp IIS)3()3(shFEo ffpFEo ffIIIIminkI 设在后一级熔断器出口发生三相短路时,由前一级熔断器的保护特性曲线上查得的熔断时间为 t1 ;在后一级熔断器出口发生三相短路时
[由于光照不足,原图象灰度范围窄,看不清晰,直方图拉伸后灰度相差加大,分辨清晰。 ] D B DA 灰度 H B 255 DA DB HA 255 255 DB= f( DA) [可将一直方图变另一直方图 ] 即: HA(DA) —— HB(DB) 直方图下总面积不变为 1,由概率论知: DB=f(DA)常见的三种变换曲线: 线性: DB=aDA+b(分段线性 )[突出感兴趣目标
不同表位特异的 ,用竞 争抑制法,相加指数法及微机集群分析 亲和性测定: 测定亲和常数 K 杂交瘤细胞染色体: 秋水仙素裂解法,小鼠 B细胞染色体40条, SP2/0细胞 68条,杂交瘤细胞一般 100多条 McAb靶抗原分子量: 常用 western blot 三、 单克隆抗体的性质鉴定 四、单克隆抗体的特性 高度特异性 高度的均一性和可重复性 弱凝集反应和不呈现沉淀反应 对环境敏感性