高灰度级tft-lcd显示系统的实现毕业设计(编辑修改稿)

高灰度级tft-lcd显示系统的实现毕业设计(编辑修改稿)内容摘要：

最小的器件之一。 （ 5） FPGA 采用高速 CHMOS 工艺，功耗低，可以与 CMOS、 TTL 电平兼容。 可以说， FPGA 芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 FPGA是由存放在片内 RAM 中的程序来设置其工作状态的，因此 ，工作时需要对片内的 RAM进行编程。 用户可以根据不同的配置模式，采用不同的编程方式。 加电时， FPGA 芯片将 EPROM 中数据读入片内编程 RAM 中，配置完成后， FPGA 进入工作状态。 掉电后， FPGA 恢复成白片，内部逻辑关系消失，因此， FPGA 能够反复使用。 FPGA 的编程无须专用的 FPGA 编程器，只须用通用的 EPROM、 PROM 编程器即可。 当需要修改 FPGA 功能时，只需换一片 EPROM 即可。 这样，同一片 FPGA，不同的编程数据，可以产生不同的电路功能。 因此， FPGA 的使用非常灵活 Quartus II 开发平台 本文采用 Altera 公司的 FPGA 开发平台 QUARTUS II 软件是一个全面的开发工具，它集成了 Altera 的 FPGA 开发流程中所涉及的所有工具和第三方软件接口，该综合开发工具为每个阶段的设计提供 QUARTUS II 图形用户界面， EDA 工具界面和命令行界面，设计者可以方便地创建、组织和管理自己的设计。 QUARTUS II 是 Altera 公司 的综合性 PLD/FPGA 开发 软件 ，支持原理图、 VHDL、Verilog HDL 以及 AHDL（ Altera Hardware Description Language）等多种设计输入计算机信息工程学院毕业设计说明书 5 形式，内嵌自有的综合器以及 仿真器 ，可以完成从设计输入到硬件配置的完整 PLD 设计流程。 QUARTUS II 可以在 XP、 Linux 以及 Unix 上使用， 提供了完善的用户图形界面设计方式。 QUARTUS II 运行速度快，界面统一，功能集中，易学易用。 FPGA 设计流程图 FPGA 设计流程至少包括设计输入、仿真、综合、布局布线 4 个步骤。 如图 21 所示，将设计细分为 8 个步骤。 开始设计前，应定义系统的规格（ Spec），例如输入与输出管脚、工作频率、工作电压、允许消耗功率等，最好能够将系统划分为多个功能模块，并详细描述每个功能那块的功能。 数字电路设计可采取由自上而下设计、自下而上或平坦设计，第二步架构设计就 是确认每个功能块的设计顺序。 设计输入软件通常提供以电路图、 HDL（硬件描述语言）或两者的混合设计。 电路图的设计方式相当直接、方便、只要略懂逻辑电路设计，都可直接绘图设计。 但是以 HDL 设计，才可兼具可移植性与标准化。 不论是哪种设计，设计软件都会转换为HDL，以便进行仿真、综合等功能。 仿真是验证设计的正确性，包括功能仿真与时序仿真。 功能仿真在综合与布局布线之前，忽略时间延迟因素，只就逻辑功能进行仿真。 而时序仿真则是在布局布线之后，考虑时间延迟问题。 综合是由 HDL 产生布局布线要使用的网表，与相对应的约束条件， 综合直接影响逻辑门的使用效率和设计性能。 布局布线是利用综合生成的网表，在 FPGA 内部进行布局与布线，并且产生可用于布局 FPGA 的位文件（ .bit）。 布局布线需要使用 FPGA生成厂商提供的工具软件，如 Xilinx 的 Foundation Series 和 Alliance Series， Altera 的QUARTUS II 和 Max+plus II。 设计的最后步骤是使用实际设计的硬件电路进行测试，以确认设计无误。 计算机信息工程学院毕业设计说明书 6 描 述 规 格描 述 规 格架 构 设 计架 构 设 计设 计 输 入设 计 输 入编 译 、 功 能 仿 真编 译 、 功 能 仿 真综 合综 合布 线 与 布 局布 线 与 布 局时 序 仿 真时 序 仿 真电 路 测 试电 路 测 试 图 21 FPGA设计流程图 说明：本课题 使用 QUARTUS II 进行 FPGA 设计开发。 其设计流程如图 22 所示： 设 计 输 入设 计 输 入综 合综 合功 耗 分 析功 耗 分 析仿 真仿 真调 试调 试布 局 布 线布 局 布 线时 序 分 析时 序 分 析编 程 和 配 置编 程 和 配 置工 程 更 改 和 管理工 程 更 改 和 管理时 序 逼 近时 序 逼 近包 括 基 于 模 块 的 设 计 系统 级 设 计 和 软 件 开 发包 括 基 于 模 块 的 设 计 系统 级 设 计 和 软 件 开 发 图 22 Quartus II的设计流程图 利用 QUARTUS II 软件进行 FPGA 或 CPLD 设计开发，如同自行设计集成电路一样，可节省电路开发的费用和时间。 计算机信息工程学院毕业设计说明书 7 硬件描述语言 Verilog HDL Verilog HDL 语言是目前应用最广泛的硬件描述语言之一，它允许设计者用其来进行各种级别的逻辑设计，以及数字逻辑系统的仿真验证、时序分析和逻辑综合。 Verilog HDL 语言与 VHDL 的共同的特点是：能抽象表示电路的行为和结构，支持逻辑设计中层次与范围的描述，可借用高级语言的精巧结构来简化电路行为的描述，具有电路仿真与验证机制以保证设计的正确性，支持电路描述由高层到低层的综合转换，硬件描述与实现工艺无关（有关工艺参数可通过语言提供的属性包括进去），便于文档管理，易于理解和移植。 Verilog HDL 语言的最大优点是：它是一种非常容易掌握的硬件描述语言，只要有C 语言的编程基础，通过一段时间的学习和简单操作，可以在较短时间内掌握这种设计技术。 Verilog 硬件描述语言的主要能力 下面列出的是 Verilog HDL 硬件描述语言的主要能力： • 基本逻辑门，例如 and、 or 和 nand 等都内置在语言中。 • 用户定义原语（ UDP）创建的灵活性。 用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。 • 开关级基本结构模型，例如 pmos 和 nmos 等也被内置在语言中。 • 提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。 • 可采 用三种不同方式或混合方式对设计建模。 这些方式包括：行为描述方式，使用过程化结构建模；数据流方式，使 用连续赋值语句方式建模；结构化方式， 使用门和模块实例语句描述建模。 • Verilog HDL 中有两类数据类型：线网数据类型和寄存器数据类型。 线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。 • 能够描述层次设计，可使用模块实例结构描述任何层次。 • 设计的规模可以是任意的；语言不对设计的规模（大小）施加任何限制。 • Verilog HDL 不再是某些公司的专有语言而是 IEEE 标准。 • 人和机器都可阅读 Verilog HDL 语言，因此它可作为 EDA 的工具和设计者之间的交互语言。 • Verilog HDL 语言的描述能力能够通过使用编程语言接口（ PLI）机制进一步扩展。 PLI 是允许外部函数访问 Verilog 模块内信息、允许设计者与模拟器交互的例程集合。 • 设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（ RTL）到算法级，包括进程和队列级。 计算机信息工程学院毕业设计说明书 8 • 能够使用内置开关级原语在开关级对证约束条件，例如输入值的指定。 • Verilog HDL 能够监控模拟验证的执行，即模拟验证执行过程中设计的值能够被监控和显示。 这些值也能够用于与期望值比较，在不匹配的情况下，打印报告消息。 • 在行 为级描述中， Verilog HDL 不仅能够在 RTL 级上进行设计描述，而且能够在体系结构级描述及其算法级行为上进行设计描述。 模块设计 使用 Verilog 描述硬件的基本设计单元是模块（ module）。 构建复杂的电子电路，主要是通过模块的相互连接调用来实现的。 模块被包含在关键字 module、 endmodule之内。 实际的电路元件。 Verilog 中的模块类似 C 语言中的函数，它能够提供输入、输出端口，可以实例调用其他模块，也可以被其他模块实例调用。 模块中可以包括组合逻辑部分、过程时序部分。 例如，二与 门电路用 Verilog 语言描述如下： Module and_2(A,B,F)。 //模块名为 and_2，端口列表 A,B,F input A,B。 //模块的输入端口为 A,B output F。 // 模块的输出端口为 F wire A,B,F。 //定义信号地数据类型 assign F=Aamp。 B。 //逻辑功能描述 endmoudle 一个模块可以大到代表一个完 整的系统，也可以小到仅代表最基本的逻辑单元。 模块内部具体行为的描述或实现方式的改变，并不会影响该模块与外部之间的连接关系。 一个 Verilog 模块可被任意多个其他模块所调用，但由于 Verilog HDL 所描述的是具体的硬件电路，一个模块代表具有特定功能的一个电路块，每当它被某个其他模块调用一次，则在该模块内部，被调用的模块将原原本本的复制一次。 在模块中，可用下述方式描述一个设计： 1) 数据流方式。 2) 行为方式。 3) 结构方式。 4) 上述描述方式的混合。 小结 本章介绍了 FPGA 开发技术， Quartus II 开发平台， Verilog HDL 硬件描述语言的主要能力以模块化设计。 本系统采用 Altera 公司的 EP1C6Q240C8 为核心开控制器，采用模块化进行程序设计，简化了外围电路的复杂度，使开发更加灵活。 计算机信息工程学院毕业设计说明书 9 第三章 灰度调制 传统灰度调制方法 灰度显示即使 TFTLCD 屏上的显示像素产生多种可选的亮度等级，其亮度等级的选择由图像采集的二进制的灰度数据决定。 从另一个角度来说，灰度显示就是实现二进制灰度数据空间 G 到亮度空间 L 的映射，如框图 31 所示。 图 像 输 入 和前 端 处 理图 像 输 入 和前 端 处 理图 像 存 储（ 数 据 空 间 G ，线 性 三 维 ）图 像 存 储（ 数 据 空 间 G ，线 性 三 维 ）扫 描 控 制 器扫 描 控 制 器灰 度 数 据 驱 动（ D A C 、G a m m a 校 正 ）灰 度 数 据 驱 动（ D A C 、G a m m a 校 正 ）T F T L C D 显 示 平 面（ 亮 度 空 间 L ）T F T L C D 显 示 平 面（ 亮 度 空 间 L ）二 维 坐 标 控 制G 到 L 的 映 射 一 维 灰 度 数 据 控 制 图 31 传统 TFTLCD显示流程框图 改变像素亮度，实现多种的亮度等级有多种的映射方法：（ 1）根据液晶器件显示的工作原理，通过调节电压和液晶的状态来改变输出亮度，上述框图所示的就是应用了这个原理。 （ 2）从空间角度出发，即改变发光面积。 （ 3）从时间角度出发，考虑人眼的特性，改变光脉冲的时间宽度和频率。 如采用脉冲宽度调制（ PWM）、帧频调制（ FRC）等方式。 下面将介绍各种灰度调制的基本原理。 传统灰度调制介绍 灰度调制实现像素数据从灰度空间到亮度空间的映射，有多种不同的 映射方法。 常用的灰度显示方法有： ，通过改变电压、调节液晶状态来改变输出光强的电压组合法。 通过给液晶层施加不同的电压值来改变液晶的偏转角度，进而改变光线的透过率和输出光的强度，这样就可以实现灰度显示，因此，实现电压幅值调制灰度法，需要考虑的是如何将数字图像信号转换为不同的灰度电压值，且一一对应。 在实际的 TFTLCD驱动系统中，采用 DAC来实现二进制数字图像信号到灰度电平的转换。 采用电压幅值灰度调制法时，需要考虑电压精度的问题。 ，使用面积控制方式，改变发光 面积的面积灰度调制法。 使用一定数目的点作为一个单元，通过控制各单元处于点亮状态的点数，来控制不同的灰度显示，从空间上改变液晶的显示状态，达到灰度等级的控制，该方法驱动电路简单。 采用面积灰度调制法时，需要考虑空间大小的问题。 计算机信息工程学院毕业设计说明书 10 ，考虑人眼的时间暂留特性，通过改变光脉冲的时间长度、次数。 实现不同的灰度级的如 PWM（脉冲宽度调制法）、 FRC（帧速率控制调制法）。 PWM（脉冲宽度调制法）就是通过调整电压脉冲宽度调制来实现灰度。 PWM调制方法是一种时间调制法，也称 为占空比的方法，即通过控制驱动电 压或电流脉冲中高脉冲的占空比，以实现灰度控制。 FRC 是将每个时间片变成了一个子帧，显示 64 级灰度，那么就要用 64 个子帧(subframe)。 我们采用下面的方法定义子帧的概念。 帧频是指 1 秒内扫描全屏数据的次数，为了实现 FRC，我们进一步将一帧划分为若干个子帧。 FRC 其实就是采用相应比特。