八路抢答器设计仿真课程设计(编辑修改稿)

八路抢答器设计仿真课程设计(编辑修改稿)内容摘要：

............................................................................. 16 综合分析 .............................................................................................................. 16 4主要芯片参数 .................................................................................................................. 17 74LS192引脚排列及功能表 ................................................................................... 17 74LS279引脚排列 ................................................................................................. 17 74LS48引脚排列及功能表 ..................................................................................... 17 74LS148引脚排列 及功能表 ................................................................................... 18 555定时器引脚排列 ............................................................................................. 19 5心得体会 ......................................................................................................................... 20 附录 元件清单 ................................................................................................................... 22 武汉理工大学《数字电子技术》课程设计说明书 5 1 原理 电路的 设计 基于单片机 AT89S52 的抢答器硬件设计 硬件 部分设计 原理 AT89S52 的各引脚功能情况为 ： P1 口 (～ )8 个引脚 ， 为最高位 ， 为最低位。 在 AT89S52 不带片外存储器时 ， P1 口可作为通用 I /O 口使用 ， ～ 用于传送 CPU的输入 /输出数据。 这时输出数据可以得到锁存 ， 不需外接专用锁存器。 输入数据可以得到缓冲 ， 增加了数据输入的可靠性 ； P37 引脚外接电阻、放大管以及扬声器 ； RST 复位线 ， 外接电容、电阻。 使 AT89S52 处于复位工作状态 ； TXD： 串行口数据发送 ； RXD： 串行口数据接收 ； XMT1 和 XMT2 外接石英晶体和微调电容 ， 为片内振荡电路输入线 ， 用来连接 AT89S52 片内 OSC 的定时反馈网络 ； INT0/INT1： 外部中断 0 /1 输入 ； T/C T/C0 :定时器 /计数器 I /O 的外部输入。 软件 部分 设计 原理 根据本文的电路求出要显示不同路数的数字所需的编码 ， 将它们存在一个表中待用时取出。 8 路抢答输入信号由 8 个按键控制 ， 程序一直判断是否有按键按下 ， 若没有按键按下则循环判断 ； 直到有按键按下后 ， 立 即把通过按键输入的信号储存起来然后对 8 路输入信号进行逐位扫描判断 ， 最后根据扫描结果转入查表程序取数并通过数码管显示输出结果 ， 同时发光二极管亮起 ,表示抢答成功。 优缺点 使用单片机设计抢答器，成本低，易控制，但硬件设计和软件编程比较复杂，我们尚不具备此项技能。 基于 FPGA 的抢答器硬件设计 设计 原理 武汉理工大学《数字电子技术》课程设计说明书 6 抢答器结构简图如图 1 所示 ： FPGA 最小系统电路： FPGA 正常工作时的基本电路，由时钟和复位电路组成。 键盘输入电路：用 33 矩阵键盘组成 3 个组 共 9 个人的抢答按钮。 同时包括 Start, Add, Sub 三个由主持人控制的单独按钮。 显示模块：用移位寄存器 74HC164 驱动 4 位共阴数码管显示；数码管要显示的数据通过 74HC164 串行数据端口输入。 报警及相关信息显示：蜂鸣器电路和 LED 灯显示相关状态信息指示电路。 优缺点 使用 FPGA 设计抢答器使电路高度集成， 运行速度快。 但成本较高 ，编程复杂。 基于 74 系列集成电路的抢答器设计 设计 原理 总体方框图 如图 2 所示： 武汉理工大学《数字电子技术》课程设计说明书 7 图 2 抢答器 原 理 框图 电路分为主体电路和拓展电路。 主体电路完成基本强大功能 ，即开始抢答当选手按抢答按钮时，能显示选手的编号，同时能封锁输入电路。 拓展电路完成定时抢答功能。 优缺点 该电路设计较为复杂，但原理简单，思路明确，而且价格便宜。 其中所用的元件正好是我们在本学期学过的，可以让我们进一步熟悉其功能。 经过综合分析，我决定使用第三种方案作为我的设计方案。 单元电路设计 抢答电路设计 如图 3所示为抢答电路图。 电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。 该电路主要完 成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。 工作过程：开关 S置于 清除 端时。