数字秒表设计与实验_数字电子技术课程说明书(编辑修改稿)

数字秒表设计与实验_数字电子技术课程说明书(编辑修改稿)内容摘要：

CP 控制，输出端立即全部为“ 0”，功能表第一行。 74LS160 具有同步预置功能，在 RD 端无效时， LD 端输入低电平，在时钟共同作用下， CP 上跳后计数器状态等于预置输入 DCBA，即所谓“同步”预置功能（第二行）。 RD 和 LD 都无效， ET 或 EP任意一个为低电平，计数器处于保持功能，即输出状态不变。 只有四个控制输入都为高电平，计数器（ 161）实现模 10 加法计数， Q3 Q2 Q1 Q0=1001 时， RCO=1。 8421 码加权计数器：， QD、 QC、 QB、 QA 输出见计数器工作波形图 35： 图 35 计数器波形图 RD LD ET EP CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 ↑ D C B A D C B A 1 1 0 保 持 1 1 0 保 持 1 1 1 1 ↑ 计 数 74LS160 功能表 7 U2D C D _ H E XU3D C D _ H E XU4D C D _ H E XU57 4 L S 1 6 0 DQA 14QB 13QC 12QD 11RCO 15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U67 4 L S 1 6 0 DQA 14QB 13QC 12QD 11RCO 15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U77 4 L S 1 6 0 DQA 14QB 13QC 12QD 11RCO 15A3B4C5D6ENP7ENT10~LOAD9~CLR1CLK2U1D C D _ H E X4 3 2 1U2D C D _ H E X4 3 2 1U3D C D _ H E X4 3 2 1U41DIS7 OU T 3R ST48T H R6C ON5T R I2G N DV C CL M 5 5 5 C HQA 14QB 13QC 12QD 11RCO 15A3B4C5D6EN P7EN T10~ LOAD9~ C LR1C LK2U57 4 L S 1 6 0 DQA 14QB 13QC 12QD 11RCO 15A3B4C5D6EN P7EN T10~ LOAD9~ C LR1C LK2U67 4 L S 1 6 0 DQA 14QB 13QC 12QD 11RCO 15A3B4C5D6EN P7EN T10~ LOAD9~ C LR1C LK2U77 4 L S 1 6 0 DU 8 A7405N21U 9 A7405N215VV C C5VV C C5VV C CL E D _ r e dL E D 1U 1 0 A7408J123J3K e y = AJ1K e y = S pa c eJ2K e y = S pa c eR15 166。 184。 R25 166。 184。 R35 166。 184。 C15 0 0 uF C25 0 0 uFU1D C D _ H E X4 3 2 1U2D C D _ H E X4 3 2 1U3D C D _ H E X4 3 2 1U41DIS7OU T3R ST48T H R6C ON5T R I2G N DV C CL M 5 5 5 C HQA14QB13QC12QD11RCO15A3B4C5D6EN P7EN T10~ LOAD9~ C LR1C LK2U57 4 L S 1 6 0 DQA14QB13QC12QD11RCO15A3B4C5D6EN P7EN T10~ LOAD9~ C LR1C LK2U67 4 L S 1 6 0 DQA14QB13QC12QD11RCO15A3B4C5D6EN P7EN T10~ LOAD9~ C LR1C LK2U77 4 L S 1 6 0 DU 8 A7405N21U 9 A7405N215VV C C5VV C C5VV C CL E D _ r e dL。