线阵ccd测径系统电路设计(doc)-经营管理(编辑修改稿)

线阵ccd测径系统电路设计(doc)-经营管理(编辑修改稿)内容摘要：

第 3 页 共 5 页 此资料来自 （ 5）通过计算机串口实现对数据信息的传输。 系统结构原理框图如图 1 所示。 系统具体的工作过程：由 CPLD 产生 CCD 传感器所需的工作时序，再经时钟驱动电路产生时序和偏置都满足 CCD 要求的信号，驱动 CCD 输出模拟视频信号；该信号经放大、 A/D 转换得到 8 位数字信号存储于 CPLD 中，再经芯片 NS216C552 和MAX202 转换为串行数据，输入计算机进行显示。 CPLD 芯片内部分为两部分：一部分是视频信号处理控制时序发生器，它提供 CCD视频信号处理（如 A/D 转换 、数字信号存取等）所需的各种同步控制时序；另一部分是 CCD 驱动时序发生器。 时序信号发生电路 本文采用的 CCD 传感器为 EGamp。 G RETICON公司的 RL512EC/17 线性传感器，具有512 个有效像素，像素信号输出方式为串行视频输出。 该传感器具有高分辨率、高灵敏度、低噪声、低功耗的特点，最大扫描频率 10MHz。 RL512EC/17 各驳动信号及输出信号时序如图 2 所示。 驱动 CCD 所需的信号由 CPLD 编程产生，本系统采用一片 XC9572PC44F 芯片实现时序发生器的功能。 该系列芯片是 Xilinx 公司典型的可通过 JTAG 在线编程的 CPLD器件 [3]。 首先由 CPLD 产生符合时序要求的初始驱动信号 TTL clk 和 TTL start，这两路信号必须经后面的偏置电路处理后才能得到最终的驱动信号 s、 φ 2φ。 因为 TTL clk 和TTL start 均为 TTL 电平，低电平 0V，高电平 +5V，而 CCD 要求的驱动信号为低电平 7V，高电平 +5V，必须进行电平转换： TTL start 信号驱动三极管，该三极管发射极和集电极分别接 +5V 和 8V，得到 CCD 所需的高电平 +5V，低电平 7V 的开始信号s；同时 TTL clk经 74LS74触发的两路反相时钟通过 DS0026芯片变换为高电平 +5V、。