wl-1型数字电子钟_毕业设计(编辑修改稿)

wl-1型数字电子钟_毕业设计(编辑修改稿)内容摘要：

0 0U 1 7NO T 图 2 WL1型数字电子钟 整体电路 6 振荡电路 对于时钟电路的振荡电路有都种方案，比如：（ 1）石英晶体振荡电路，（ 2）专用时钟信号芯片，（ 3）由 555 定时器做成的多谢振荡器，本电路采用由 555定时器构成的多谐振荡器。 555 定时器内部电路图如图 3所示。 图 3 555定时器内部电路图 （一） 555 定时器的组成 555 定时器有五部分组成即分压器、比较器、基本 RS 触发器、晶体管开关电路和输出缓冲器。 分压器：三个 5KΩ 的电阻串联组成一个分压器，为两个电压比较器提供两个参考电压。 其中比较器 A1 的参考电压为 2/3VCC，比较器 A2 的参考电压为1/3VCC。 其中 5 管脚外接电压输入端，可以改变比较器 A A2 的参考电压，此外当不需要改变参考电压时， 5 管脚可以通过一个 的电容接地，消除高频噪声干扰，已达到稳定电压的目的。 比较器： 555 定时器有两个参数相同的电压比较器 A A2，比较器的输入电阻Ri 的阻值非常大，故其输入电流几乎为 0，有不取电流的特点。 当 A1 的 输入大于参考电压 2/3VCC 时，其输出为低电平（ Vo=0），反之输出为高电平（ Vo=VCC）。 当 A2 的输入大于参考电压时，其输出为高电平（ Vo=VCC），反之输出为低电平 7 （ Vo=0）。 RS 触发器：这是一个典型的 RS 触发器电路，有两个与非门构成，其输出状态有两输入端决定。 晶体管开关电路：当晶体管的基极为低电平时三极管截止，当晶体管的基极为高电平时三极管导通。 输出缓冲器：输出缓冲器不仅可以提高电路的负载能力，还能够起到阻抗匹配的作用。 （二） 555 定时管脚功能 555 定时器管脚功能如表 1所示 输 入 触发器 输 出 555 输 出 阈门输入 TH 触发输入 /TR 复位 Q OUT X X 0 1 0 ＜ Vcc*2/3（ R=0） ＜ Vcc*1/3 （ S=1） 1 0 1 ＞ Vcc*2/3（ R=1） ＜ Vcc*1/3 （ S=1） 1 0 1 ＞ Vcc*2/3（ R=1） ＞ Vcc*1/3 （ S=0） 1 1 0 ＜ Vcc*2/3（ R=0） ＞ Vcc*1/3 （ S=0） 1 保持原态 表 1 555定时器功能表 （三） 多谢振荡器 当输入端 6号管脚和 2 号管脚相连时，定时器就构成了迟滞比较器。 如果让迟滞比较器的输入端电平在高低电平间变换，就可以在迟滞比较器的输出端得到 8 一定频率的多谐波。 基于这种思想，首先将定时器的输入端 TH、 TR（ 2 管脚）连接，即可得到一个施密特触发器。 外接电阻电容，就可以构成一个多谐振荡器。 电路图如图 4 所示。 R4DC7Q3GND1VCC8TR2TH6CV5U 1 85 5 5R14 8 kR24 8 kC11 0 uC20 .0 1 uV C C 图 4 多 谐振荡器 组成图 充电：当电路刚开始工作时，电容 C1 上的电荷量量为零，输出 Vo 为高电平，且管脚 7 呈现高阻态。 此时电源 VCC 通过 R0、 R1 对电容 C1 进行充电，当电容C1两端的电压为 3/2VCC时 [充电时间 1 1 2 1 2( ) l n 2 ( )T R R C R R C   ]7管脚接地且输出 Vo为低电平，则电容 C1通过 R1 接地放电，当容两端电压降到 1/3VCC时 [放电时间 2 2 2ln 2 0 .7T R C R C]管脚 7 截止，电容 C1 又进入到放电阶段。 充放电 波形图 如图 5所示。 9 图 5 振荡器充放电波形图 （ 四）参数的确定 多 谢 振 荡 器 的 震 荡 周 期 1 2 1 2 1 2l n 2( 2 ) ( 2 )T T T R R C R R C     =1s，取电容 C1 为 10uf，则计算得R1=R2=48K ，输出矩形波占空比 q= 22R / 1R + 22R =2/3。 计数电路 该电路的计数设计利用 74ls160 十进制计数器实现，所选芯片为脉冲前沿触发方式。 该芯片不仅可以实现计数功能，还可以被用来设计其他功能电路，如控制电路等。 电子钟有时、 分 、 秒三种时间单位，其中时的计数进制采用 24小时制，分、秒都为 60 进制， 60 秒为 1分钟， 60 分为 1小时。 时、分、秒的显示位数都是两位数。 秒的单位为最小单位，当秒计数器计数值为 59 时并在 下一个脉冲信号到来时，秒计数器清零，分计数器计数值加一。 当分计数器的技术数值达到 60 时，分计数器清“ 0”，同时时计数器加 1。 秒分计数器为 60 进制计数器，时计数器的进制为 24。 74LS160 为十进制计数器，可以实现上述的功能。 当ＬＤ＝１时进行十进制计数；当ＬＤ＝０时，完成预置数码功能。 用于“秒钟、分钟、时钟”的个位计数时，不需作任何改进。 但分、秒的十位计数器必须为 6进制，时的十位计时器为 2 进制。 10 十进制计数器 74160 引脚功能如表 2 所示 引脚号 引脚名 功能 1 MR 清零（低电平有效） 2 CP 时钟输 入端 6 D0、 D D D3 4 数据输入端 10 ENT、 ENP 控制使能端 8 GND 接地端 9 LOAD 置数端（低电平有效） 1 1 1 14 Q Q Q Q0 4 数据输出端 15 TC 进位输出端 16 VCC 电源 表 2 74160引脚功能表 （一） 60 进制计数器的设计 工作原理 秒、分都都为同一种进制计数器，即 60 进制计数器。 因为 74160 为十进制计数器，因此需要两片 74160 来设计一个 60 进制计数器。 为满足电路的需要第一片芯片不改变其进制，仍是十进制，第二片芯片的进制数改为 6进制，所以要对第二篇计数器进行修改。 74160 有异步复位和同步置数的功能，所以 160 计数值的设计有两种方式：一、有异步复位，二、同步置数。 本电路采用同步置数，且 U2 的预置数设置为 0000，当 U U2的计数值为 59时，则在下一个脉冲前沿到来时， U U2 应当全部输出为“ 0”，所以应当在 U U2 的计数值为 59 时使U2装入预置数 0000。 由以上分析不难看出将 Q0、 Q2 接到一个两输入与非门，并将输出连接到 U2的预置数输入引脚上，即可得到一个 60 进制的计数器。 该技术器的进位输出端为 U2的进位输出端。 11 电路图如图 6 所示 CPCL123U47 4 L S 0 0D03Q014D14Q113D25Q212D36Q311RCO15ENP7ENT10CLK2LOAD9MR1U17 4 1 6 0 D03Q014D14Q113D25Q212D36Q311RCO15ENP7ENT10CLK2LOAD9MR1U27 4 1 6 0U3NO TV C CG ND 图 6 60进制计数器电路图 （二） 24 进制计数器的设计 电路工作原理 该计数器的要求是：当计数器 U U1 的计数值分别为 3时，分、秒计数器的计数值都为 59 时，计数器要清零。 由于 U U2 之间采用的是异步进位的方式，如果采用同步置数法，则 U U2 不可能同时清零，所以只 能采用异步复位法。 时、分、秒计数器要在 23时 59 分 59 秒全部清零，由于异步清零的速度很快，所以要在时计数器计数值为 24的时候输入复位信号。 将计数器 U1 的输出端 Q2 和计数器 U2输出端 Q2连接到两输入与非门 U4 输入端。 并将与非门的输出端接至 U U2的复位端 MR。 12 电路图如图 7所示 CPD03Q014D14Q113D25Q212D36Q311RCO15ENP7ENT10CLK2LOAD9MR1U17 4 1 6 0 D03Q014D14Q113D25Q212D36Q311RCO15ENP7ENT10CLK2LOAD9MR1U27 4 1 6 0U3NO T123U47 4 L S 0 0G NDV C C 图 7 24进制计数器电路图 校时电路 （一）校时电路的要求 时、分校时器在校时互不影响 （二）电路工作原理 任何数字钟都会在长时间跑时 和重启时都会有和规定时间有误差，这时就需要进行时间调整。 本电路校时电路实现的方法是采用脉冲触发校时，即将时、分的个位计数器的时钟信号输入端 CLK 通过一个开关连接到电源 VCC，随着。