基于单片机的交流信号源的设计毕业设计(编辑修改稿)

基于单片机的交流信号源的设计毕业设计(编辑修改稿)内容摘要：

DAC 转化器发送转换数据，实现不同的幅值和频率的输出。 这种方法能够实现各种需要的波形的输出，成本也不高，只是在扩展外设的时候浪费了大量的接口，以后的系统扩展可能会有影响。 方案四 利用专用直接数字合成 DDS 芯片制作的函数信号发生器。 DDS 有如下优点：（ 1）频率分辨率高，输出频点多，可达多个频点（ N 为相位累加器位数）。 (2)频率切换速度快，可达 us 量级；（ 3）频率切换时相位连续；（ 4）可以输出宽带正交信号；（ 5）输出相位噪声低，对参数频率源的相位噪声有改善作用；可 以产生任意波形；（ 7）全数字化实现便于集成，体积小，重量轻。 DDS 芯片的时钟频率从几十兆赫兹到几百赫兹不等，芯片从一般功能到集成有 D/A 转换器和正交调制器。 DDS 有上述诸多优点，而且利用直接数字合成 DDS 芯片实现的函数信号发生器能够产生任意波 形并达到很高的频率，克服了方案一、方案二的多数缺点 ，故本设计采用方案四。 陕西理工学院毕业设计 第 10 页 共 69 页 DDS 工作原理 直接数字频率合成器 （ DDFS）的基本原理： DDS 是利用采样定理， 根据相位间隔对正弦信号进行取样、量化、编码，然后储存在 EPROM 中构成一个正弦查询表 ，通过查表法产生波形。 它是 由参考时钟、相位累加器、正弦查询表和 D／ A 转换器组成，如图 所示。 图 直接数字频率合成原理框图 相位累加器由 N 位加法器与 N 位累加寄存器级联构成 ， 其原理框图如图 所示。 每来一个时钟脉冲 Fc， N位加法器将频率控制数据 K 与累加寄存器输出的累加相位数据相加，把相加后的结果 Y 送至累加寄存器的输入端。 累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据 K 相加；另一方面 以相加后的 结 果形成正弦查询表的地址 ,取出表中与该相位对 应的单元中的幅度量化正弦函数值， 作为取样地址值送入幅度 /相位转换电路（即图 ）。 这样就可把存储在波形存储器内的波形抽样值 (二进制编码 )经查找表查出，完成相位到幅值转换。 波形存储器的输出送到 D/A 转换器， D/A 转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。 图 相位累加原理框图 由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位。 当相位累加器加满量时就会产生一次溢出， 溢 出频率就是 DDS 输出的信号频率。 相位累加器的最大计数长度与正弦查询表中所存储的相位分隔点数相同，在取样频率 (由参考时钟频率决定 )不变的情况下，由于相位累加器的相位增量不同，将导致一周期内的取样点数不同，输出信号的频率也相应变化。 如果设定累加器的初始相位，则可以对输出信号进行相位控制。 由采样原理可知，如果使用两个相同的频率合成器，并使其参考时钟相同，同时设定相同的频率控制字、不同的初始相位，那么在原理上就 可以 实现输出两路具有一定相位差的同频信号。 DDS 移相原理 所谓移相是指两路同频的信号，以其中的 一路为参考，另一路相对于该参考作超前或滞后的移动，即称为相位的移动。 两路信号的相位不同，便存在相位差，简称相差。 若我们将一个信号周期看作是 360176。 ，则相差的范围就在 0176。 ～ 360176。 之间。 例如在图 中，以 A 信号为参考， B 信号相对于 A 信号作滞后移相 φ176。 ，则称 A 超前Bφ176。 ，或称 B 滞后 Aφ176。 陕西理工学院毕业设计 第 11 页 共 69 页 图 移相示意图 若 输出信号 A 和 B 的相位差可调，须保证两路信号同步， 故应 满足以下条件： (1)输入到两个 频率合成器芯片 的参考时钟之间的相位偏移要足够小。 这个相移会导致输出信号之间产 生与之成比例的相移。 (2)频率控制字送到 频率合成器 的数据缓冲区后，还必须通过一个更新时钟才能将数据缓冲区中的数据送到相位累加器，成为有效数据后进行输出。 设计思路 根据毕业设计要求，以及方案的比较结果，拟采用 DDS 芯片实现设计内容。 本设计采用模块化思想，即将不同功能器件分别做成不同模块，以排线进行连接。 根据功能要求，共分为四大模块：输入模块、输出模块、造波模块和控制模块。 其中输入模块为矩阵键盘，输出模块为 LCD1602 液晶显示器。 输入与输出模块体积较小，焊接在同一块电路板上，但分有不同数 据接口，相互独立。 造波模块由 DDS 芯片及其外围电路以及一个低通滤波器组成。 控制模块由单片机、晶振电路和复位电路以及电源开关、指示灯构成单片机最小系统板。 元件选型 元件选型的原则是在能够完成毕业设计要求的前提下本着“经济、实惠、够用就行”的原则进行。 单片机选用 STC 公司生产的 STC89C52RC 单片机。 DDS 芯片选用 AD 公司生产的 AD9850 芯片。 矩阵键盘则采用弹性小按键自行焊制。 系统总体框图 本系统结构为以单片机为核心，三大功能模块为主干。 总体框图见下： 图 系统总体设计框图 STC89C52 AD9850 键盘 LCD 陕西理工学院毕业设计 第 12 页 共 69 页 STC89C52RC 单片机 STC89C52 是一个低电压，高性能 CMOS 8 位 单片机 ，片内含 8k bytes 的可反复擦写的 Flash 只读程序存储器和 256 bytes 的随机存取数据存储器（ RAM），器件采用 ATMEL 公司 的高密度、非易失性存储技术生产，兼容标准 MCS51 指令系统，片内置通用 8 位中央处理器和 Flash 存储单元， STC89C52 单片机在电子行业中有着广泛的应用。 STC89C52 单片机主要特性： 兼容 MCS51 指令系统 8k可反复擦写 (大于 1000 次） Flash ROM； 32个双向 I/O 口； 256x8bit 内部 RAM； 3 个 16 位可编程定时 /计数器中断； 时钟频率 024MHz； 2 个串行中断，可编程 UART 串行通道； 2 个外部中断源，共 8 个中断源； 2 个读写中断口线，3 级加密位； 低功耗空闲和掉电模式， 软件 设置睡眠和唤醒功能； 1有 PDIP、 PQFP、 TQFP 及PLCC 等几种封装形式，以适应不同产品的需求。 STC89C51 中有一个用于构成内部振荡器的高增益反相放大器，引脚 XTAL1 和 XTAL2 分别是该放大器的输入端和输出端。 这个放大器与作为反馈元件的片外石英晶休或陶瓷谐振器一起构成自激振荡器。 外接石英晶体 (或陶瓷诺振器 )及电容 C1, C2 接在放大器的反馈回路中构成并联振荡电路。 对外接电容 C1, C2 虽然没有十分严格的要求，但电容容量的大小会轻微影响振荡频率 的高低、振荡器工作的稳定性、起振的难易程序及温度稳定性，这里选择使用石英晶休，我们的电容使用 30pF。 如使用陶瓷谐振器的话，应选择 40pF 士 10pF 的容值的电容。 也可以采用外部时钟。 采用外部时钟的电路的情况时，外部时钟脉冲接到 XTAL1 端，即内部时钟发生器的输入端， XTAL2 则悬空。 管脚说明。 图 所示： 图 STC89C52 管脚分布 主电源引脚（ 2 根） VCC(Pin40)：电源输入，接＋ 5V 电源 GND(Pin20)：接地线 外接晶振引脚（ 2 根） XTAL1(Pin19)：片内振荡 电路的输入端 XTAL2(Pin20)：片内振荡电路的输出端 陕西理工学院毕业设计 第 13 页 共 69 页 控制引脚（ 4 根） RST/VPP(Pin9)：复位引脚，引脚上出现 2 个机器周期的高电平将使单片机复位。 ALE/PROG(Pin30)：地址锁存允许信号 PSEN(Pin29)：外部存储器读选通信号 EA/VPP(Pin31)：程序 存储器的内外部选通，接低电平从外部程序存储器读指令，如果接高电 则从内部程序存储器读指令。 可编程输入 /输出引脚（ 32 根） AT89S51 单片机有 4组 8 位的可编程 I/O 口，分别位 P0、 P P P3 口，每个口有 8 位（ 8 根引脚），共 32 根。 每一根引脚都可以编程。 PO 口（ Pin39～ Pin32）： 8 位双向 I/O 口线，名称为 ～ P1 口（ Pin1～ Pin8）： 8 位准双向 I/O 口线，名称为 ～ P2 口（ Pin21～ Pin28）： 8 位准双向 I/O 口线，名称为 ～ P3 口（ Pin10～ Pin17）： 8 位准双向 I/O 口线，名称为 ～ AD9850 芯片 AD9850 芯片简介 AD9850 是 AD 公司采用先进的 DDS 技 术于 1996 年推出的高集成度 DDS频率合成器，它内部包括可编程 DDS系统、高性能 DAC 及高速比较器，能实现全数字编程控制的频率合成器和时钟发生器。 接上精密时钟源， AD9850 可产生一个频谱纯净、频率和相位都可编程控制的模拟正弦波输出。 此正弦波可直接用作频率信号源或转换成方波用作时钟输出。 AD9850 采用先进的 CMOS 工艺 , 其功耗在 供电时仅为 155mW,温度范围为 40～ 85℃ , 采用 28 脚 SSOP 表面封装形式。 其管脚功能如图 45 所示。 图 46 是 一个完整的可编程 DDS 系统 ,包含了 AD9850 的主要组成部分。 AD9850 内含可编程 DDS 系统和高速比较器 ,能实现全数字编程控制的频率合成。 可编程 DDS 系统的核心是相位累加器 , 它由一个加法器和一个 N 位相位寄存器组成， N为 32；每来一个外部参考时钟 ,相位寄存器便以步长M 递加；相位寄存器的输出与相位控制字相加后可输入到正弦查询表地址上；正弦查询表包含一个正弦波周期的数字幅度信息 , 每一个地址对应正弦波中 0176。 ～ 360176。 范围的一个相位点；查询表把输入地址的相位信息映射成正弦波幅度信号 , 然后驱动 DAC 以输出模拟量。 陕西理工学院毕业设计 第 14 页 共 69 页 CLKIN9WLCK7FQ_UP8RST22D04D13D22D31D428D527D626D7/LOAD25IN15IN+16V+6V+23V+11V+18IOUTB20IOUT21QOUT13QOUTB14DACBL17GND5GND10GND19GND24RSET12时钟输入端写时钟端复位端数据输入端数据输入端数据输入端数据输入端数据输入端数据输入端数据输入端数据输入端数据输入端输入电压负端输入电压正端数字电源数字电源数字电源数字电源DAC 输出DAC 输出时钟输出时钟输出悬空数字地模拟地模拟地数字地限流电阻 图 AD9850 芯片管脚图 相位寄存器每过 2N /M 个外部参考时钟后返回到初始状态一次 , 相应地正弦查询表每经过一个循环也回到初始位置 , 从而使整个 DDS 系统输出一个正弦波。 输出的正弦波周期 OT = CT 2N /M，频率 OUTf = MCf fc/2N ，CT 、 Cf 分别为外部参考时钟的周期和频率。 AD9850 采用 32 位的相位累加器将信号截断成 14 位输入到正弦查询表 ,查询表的输出再被截断成 10 位后输入到 DAC， DAC 输出两个互补的电流。 DAC 满量程输出电流通过一个外接电阻 RSET 调节 , 调节关系为 SETI = 32() , RSET 的典型值是。 AD9850 在接上精密时钟源和写入频率相位控制 字之后就可产生一个频率和相位都可编程控制的模拟正弦波输出 , 此正弦波可直接用作频率信号源或经内部的高速比较器转换为方波输出。 在 125MHz 的时钟下 , 32 位的频率控制字可使 AD9850 的输出频率分辨率达。 AD9850 工作方式介绍 AD9850 的控制字有 40 位 ,其中 32 位是频率控制位 ,5 位是相位控制位 ,1 位是电源休眠控制位 ,2 位是工作方式选择控制位。 在应用中 ,工作方式选择位设为 00 ,因为 01 ,10 ,11 已经预留作为工厂测试用。 相位控制位按增量 180176。 ,90176。 ,45176。 ,22. 5176。 ,11. 25176。 或这些组合来调整。 频率控制位可通过下式计算得到： OUTf = ( Cf W) / 232 其中 : OUTf 要输出的频率值。 Cf 为参考时钟频率。 W 为相应的十进制频率控制字 , 然后转换为十六进制即可。 相位控制字的计算 AD9850中有 5 bit用于相 位控制。 因此，相位控制的精度为 360176。 /25 =176。 ，用二进制表示为 00001，根据实际需要，设置不同的相位控制字就可以实现精确的相位控制。 AD9850 有串。