基于fpga的误码率测试与研究

基于fpga的误码率测试与研究内容摘要：

力为3个LSTTL门。 ～（21～28脚）：访问片外存贮器时作为高八位地址线。 ～（10～17脚）：8位准双向I/O口。 负载能力为3个LSTTL门。 另外还有专门的第二功能。 2复位电路的设计 图4 复位电路图4中S2C1R17构成复位电路是较为简单的上电复位模式，该电路具有上电自动复位和手动复位功能。 RIO$1C12构成RC充电电路，在上电时，电源通过RIO对电容C13充电，在充电期间，单片机复位脚的电平由高至低变化，当电容达到饱和时，复位脚的电平保持在“0”电平，从而使得单片机进入正常工作状态。 当需要手动复位时，按键S22按下，单片机复位脚变为高电平，单片机进入复位状态，同时电容C13放电。 放开按键后，电源重新对C13电容进行充电直至饱和后，单片机复位脚重新恢复“0电平，重新进入正常工作状态。 采用这种复位电路可以避免以下两种不利现象： (1)电源二次开关间隔太短时，复位不可靠； (2)当电源电压中有浪涌现象时，可能在浪涌消失后不能产生复位脉冲。 通过此电路产生的复位信号分别对单片机及其外设进行可靠复位3外部晶振电路的设计 图5 外部晶振电路时钟电路用于产生单片机工作所需要的时钟信号，单片机本身就是一个复杂 的同步时序电路，为了保证同步工作方式的实现，电路应在唯一的时钟信号控制 下严格地按时序进行工作。 图3—8中C1C1Y2构成振荡电路，振荡电路的接法很固定汹1。 与单片机的xTALl和XTAL2管脚相连接。 振荡频率FOSC主要由石英晶体的频率确定，不同型号的产品．可选的频率范围有所不同。 一般在0．524MHz之间。 典型值为12MHz、11．0592MHz和6MHz。 电容C15和C16主要作用是帮助振荡器起振．其值的大小对振荡频率也有影响，因此常用调节电容的大小实现对频率微调，典型值为30PF。 在PCB设计的时候应该注意该部分的电路与单片机紧紧相靠，这样以保证时钟的稳定性。 电路中JPXX2接口是单片机程序下载接口，AT89S52单片机足[I：AT89C51单片机的管脚完全兼容同样都是51内核，只是AT89S52支持ISP在线程序模块而且内部存储容量比AT89C51大一倍，所以在单片机选型的时候决定选用AT89S52。 JPXX2就是ISP程序下载接口，用来将编译好的十六进制或者二进制源代码下载到单片机内进行在线调试。 JP00JP00JP003是上拉排阻，因为单片机的PO口内部没有上拉电阻，I／0口没有驱动能力所以我们在使用PO口的时候必须加上拉电阻。 其他的I／O口虽然内部具有上拉电阻，但是驱动能力比较微弱，因此也加接上上拉电阻用来加强I／OD的驱动能力。 4显示系统的设计显示部分采用数码显示。 基本的半导体数码管是由7个条状的发光二极管（LED）按顺序排列而成的，可实现数字0～9及少量字符的显示。 另外为了显示小数点，增加了1个点状的发光二极管，因此数码管就由8个LED组成，我们分别把这些发光二极管命名为 a,b,c,d,e,f,g,dp。 LED显示器的控制方式有静态显示和动态显示。 静态显示是当显示某个字符时，相应的发光二极管恒定导通或截止。 这种显示方式的每一位都需要1个8位输出口控制。 而动态显示是指逐位扫描轮流显示，在这种显示控制方法中，显示分时工作，每次只能有一个器件显示，由于人的视觉暂留。 所以从宏观上看起来是所有器件在工作。 本设计就采用动态显示。 本设计中利用串行输入BCD码十进制译码驱动显示器件MC14499来完成与单片机系统的显示接口。 显示方式采用4个共阴LED8字数码管。 [9]四、 系统软件设计1 FPGA部分的设计4．1．1误码检测电路的设计在通信系统中具有独特的帧结构，\s，其中同步头为连续7个128位的伪随即码。 误码率的目的就是要检测出同步头的误码个数，将结果送往CPU进行算法处理，得到实时误码率。 [7]W5开W2读入开W5复位W11复位开W3开W2开clkdata同步捕捉128位寄存器48位辅计数器开关电路1128位寄存器PN码异或128位计数器64K主计数器10比特896比特清零error关闭开关电路2W1开W2关闭输出图6 误码测试电路的原理图如图6所示， Mb\s的基带数据流和时钟输入到同步电路和128位移位寄存器中，首先同步电路开始搜索同步头，以128位伪随即码的前16位作为同步头初捕译码电路，如在数据流中捕到相同的16位数据，则送出初同步信号w1，在开关电路1打开的情况下，送出真正的帧同步信号w11，w11打开开关电路2并使所有的计数器清零后开始记数同时将128位伪随即码“异或”处理后的数据读到另外128位移位寄存器中。 如果有误码，则读入数据对应位为“1”，反之为“0”。 在随后的128个时钟作用下，将128位移位寄存器中的数据经开关电路2串行移入64K主计数器和48位辅助计数器，遇“1”记一次数，遇“0”不记数，当记到128个时钟后，再将下一个128位伪随即码进行“异或”处理后读入128位移位寄存器中，然后再一次进行误码记数。 如此操作7次，就记数完在7个128位伪随即码中检测到误码，w4信号关闭开关电路2，使两个误码计数器停止记数。 在下一帧开始时，w5就再次打开开关电路2，使64K主计数器开始记数，并将辅助记数器清零后重新开始记数。 辅助记数器的作用就是当w1为假同步或误码数很高，一帧同步头误码数达到48个以上时，就判断数据以失步，此时送出信号w2，w2打开开关电路1，同步搜索电路重新捕捉同步头。 w3信号的作用就是为了保证只有第一个128位伪随即码的同步头起作用，防止第二个到第七个128位伪随即码和数据中的伪同步头起作用而设计的。 [11]4．1．2伪随机码产生模块的设计通常产生伪随机序列的电路为一反馈移存器。 它可分为线性反馈移存器和非 线性反馈移存器两类。 由线性反馈移存器产生出的周期晟长的二进制数字序列称 为最大长度线性反馈移存器序列，通常简称为m序列。 一个n级反馈移存器町能产生的最长周期等于(2n_1)。 根据反馈系数的取值不同，电路可以产生出各种具有不同特性的数字序列。 对于一定的移位寄存器级数r，存在一些特殊的ci取值，使得输出序列的周期达到最长，即为2L1。 这样的序列被称为最长线性反馈移位寄存器序列，印m序列。 本误码仪采用2“一1比特伪随机码进行测试。 图4 8是2“一l比特伪随机码发生器结构图．其生成多项式采用CCITT建议的x“嘣“+l的结构，采用15级移位寄存器构成，同时为了打破由于寄存器全“0”引起的非输出状态．第一级寄存器的初始状态由全部寄存器的状态共同控制；当全部寄存器状态都为…0时，第一级寄存器的初始状态为…1，当时钟到来后第一级寄存器。