基于tms320c5402的iir滤波器设计

基于tms320c5402的iir滤波器设计内容摘要：

于 TMS320C5402 的数字滤波器的设计 的体系结构 TMS320VC5402 处理器在本系列中处于先进水平。 它具有运算速度快，内部存储空间大，外部接口性能好等优点。 所以我选择了技术上比较先进，价格又较便宜的 C5402 作为硬件开发对象。 下面结合 C5402 的实际情况，介绍一下该芯片的体系结构。 C5402 共有 144 个引脚，其中有 20 根地址线 AOA19， 16根数据线DOD15， 4个外部可屏蔽引脚 INTOINT3和一个不可屏蔽中断引脚 BIO，剩下的引脚可以分成以下几类：存储器控制引脚，时钟 /晶振引脚，多通道缓冲串口引脚，主机接口通讯引脚，电源引脚，初始化和复位引脚，通用输入 /输出引脚，以及用于测试的 IEEE1149. 1 标准 JTAG 口。 3. 2 IIR 数字滤波器的设计流程 在设计滤波器时首先要有清晰的思路 ，因此流程图的设计至关重要。 本设计采用的是基于 DSP 的 IIR 数字滤波，针对其要完成的功能，对其流程进行了初步规划，如图 8 所示： 13 开 始系 统 初 始 化分 配 数 据 空 间设 置 数 据 指 针从 指 定 端 口 读 数 据 x （ n ） 并 从 数 据存 储 器 读 读 取 系 数完 成 数 据 的 乘 加 运 算修 改 数 据 指 针 为 下 一 次 乘 加 运 算 做 准 备保 存 结 果 从 指 定 端 口 输 出结 果 图 1 IIR 数字滤波器设计流程 根据设计流程，通过 DSP 仿真软件编译出适合参数要求的汇编程序。 运用汇编语言进行程序编写使其具有更好的实时性，此外运用汇编语言编写更有助于以后的设计拓展。 利用 TMS320C5402 实现 IIR 的程序中应注意以下几点： （ 1）数据存放要求。 因为采用 MAC指令和循环寻址，所以输入数据和滤波器系数的存放要按照一定的要求。 数据块和系数块都要放在双寻址数据存储区。 （ 2）循环寻址的使用。 为了使用循环寻址，除了对数据的存放有要求外，先还要设置 BK 为块长 N。 由于使用了循环寻址，数据和系数的指针在操作后以循环的方式增加 1。 （ 3）数据的初始化。 输入数据块要初始化为全 0。 这样在运算中不会对输入产生影响。 14 四 ． 基于 DSP 的 IIR 数字滤波器的软件设计 IIR 数字滤波器的数据存储器设计 TMS320C54X定点 DSP提供了单周期乘 /累加指令 MAC和循环寻址方式，使 IIR数字滤波器每个样值的计算可以在一个周 期内完成。 IIR 数字滤波器每个样值的计算就是实现两数组对应项乘积的累加和。 在计算时有前向通道和反馈通道两部分，因此在计算设计时要充分考虑 x(n)、 y(n)和 h(n)系数的存放位置，并正确初始化这两个存储块指针 ,这样在计算中才能够准确的提取数据，实现乘加运算。 下 图是 IIR 滤波器数据存放和系数表 : X 0X 1X 2B 2B 1B 0A 1A 2数 据 存 储 器X :数 据 存 储 器C O E F :A R 2A R 1 上 图 IIR 滤波器数据存放和系数表 在程序设计中，首先将数据放入相应的段中， X数据指针 AR2 指向 X0，同时将 H（ n）的指针 AR1 指向 B0，利用乘加指令 完成前向通道的一次运算；接着修改指针， AR2 指针增 1， H（ n）的指针 AR1减 1，依次完成前向通道的乘加运算；反馈通道应用同样的方法进行乘加。 在程序设计时，可以采用先增益后衰减 15 的方法，亦可采用先衰减后增益的方法。 但是采用先衰减后增益的方式其系统动态 范围和鲁棒性较好，因此在设计中采用了后一种方法。 IIR 滤波器的 MATLAB 辅助设计 具体在 MATLAB 中设计 IIR 数字滤波器的设计步骤如下：按一定规则将给出的数字滤波器的技术指标转换为模拟低通滤波器的技术指标；根据转换后的技术指标使用滤波器选择函数，确 定最小阶数 N 和固有频率 Wn；运用最小阶数 N 产生模拟低通滤波器原型，运用固有频率把模拟低通滤波器原型转换成模拟低通、高通、带通、带阻滤波器。 本设计主要应用产生低通滤波器，运用脉冲响应不变法或双线性不变法把模拟滤波器转换成数字滤波器。 对于脉冲响应不变法，它是将 s 域内的 H（ s）转换成 z 域内的 H（ z），但是在映射时， S 域内不能一一对应到 Z域内的单位圆上，因此容易在仿真中易产生混叠现象，影响实验效果。 基于此，本次设计在 MATLAB 的仿真中优先考虑应用双线性变换法。 MATLAB 工具箱提供了几种模拟滤波器的原型产生函 数， Butterworth 滤波器原型， Chebyshev（ I 型、 II 型）滤波器原型、椭圆滤波器原型等不同的模拟滤波器原型，从模拟滤波器向数字滤波器转换的双线性变换法和脉冲响应不变法等方法，模拟 IIR数字滤波器阶数选择函数以及数字滤波器直接设计函数等等。 另外，MATLAB 信号处理工具箱提供了几个直接设计 IIR 数字滤波器的函数。 这一整套设计函数给在 MATLAB 中设计 IIR 数字滤波器带来了极大的方便。 IIR 低通数字滤波器根据相关技术指标进行 matlab 仿真，从而计算出相应的传输函数。 其仿真结果结果如图 下 所示： 16 上 图利用 matlab 仿真图 根据以上仿真结果及相应的系数和 N 值，在相关技术指标不变的情况下，我选用了 ChebyshevI 型双线性变换法。 滤波器的幅频和相频曲线 17 在 Simulink 下进行设计 MATLAB 命令行键入，进入 Simulink 界面； 选择 Signal Processing Blockset 模块下 DSP sources 中 Sine Wave 来产生信号； 选择 Sum来叠加三个正弦信号； 选择 DSP sinks 下的 Vector Scope 进行示波； 选择 Filtering 下的 DigitalFilter Design 模块进行滤波器的导入。 18 基于 DSP 的 IIR 数字滤波器的 硬件设计 硬件设计总体方案 TI 公司的 2020 系列和 5000 系列的 DSP 都通用型的芯片，考虑到 2020 系列的DSP 多用于控制方面，而 5000 系列较 2020 系列具有更高的时钟频率、更低的价格和更加强大的运算功能，所以在数字滤波器系统的设计中采用了 TI 公司的一款高性能、低功耗的定点 DSP: TMS320VC5402。 该 DSP具有较快的运算速度 :运算速度最快可达 532MIPS；采用了低功耗设计方式：内核电压为 ， I/O 电压为 V。 数字滤波系统的具体方案框图如 下 图所示： 19 ADCDACT M S 320 VC 5402F L A S HS R A MJ T A G 时钟 电源 图 4 数字滤波器系统方案框图 通常的设计中会采用 SV 供电并行的 ADC（模数转换）和 DAC（数模转换）芯片与 DSP 连接，传输数据过程中会占用总线的时间，而且需要采用多片电平转换器件将 SV 电平转换为 的逻辑电平。 考虑到 TMS320VC5402 的片上包含两个McBSP(多通道缓冲串行口 )接口，可以将这两个通道模仿实现 SPI 的时序，因此本设计中采用了 SPI 接口器件， ADC芯片采用的是 TLV 1570，实现将需要滤波信号从模拟转换到数字信号的实时采样。 数模转换芯 片采用的是 TLV 5608，实现滤波后的信号从数字信号恢复为所需要的模拟信号。 JTGA 口供 DSP 芯片下载程序调试。 为了确保系统能够稳定的工作，复位电路是系统中必不可少的电路。 电源刚加上电时， TMS320VC5402 芯片处于复位状态，瓜 S 为低使芯片复位。 为使芯片初始化正确，一般应保证爪 s为低至少持续 3 个 CLKOuT 周期。 但是，在上电后，系统的晶体振荡器一般需要几百毫秒的稳定期，～般为 100200ms。 对于实际的DSP 应用系统，特别是产品化的 DSP系统，其可靠性是一个不容忽视的问题。 由于 DSP 系统的时钟频率较高，在运行时极有可能发生干扰和被干扰的现象，严重时系统可能会出现死机现象。 为了克服这种情况，除了在软件上做一些保护措施外，硬件上也必须做相应的处理。 硬件上最有效的保护措施就是采用具有监视(Watchdog)功能的自动复位电路。 自动复位电路除了具有上电复位功能外，还具有监视系统运行并在系统发生故障或死机时再次复位的功能。 其基本原理就是通 20 过电路提供一个高低电平发生变化的信号，如果在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常并重新对系统进行复位。 根据上述原理，在本系 统的设计中采用了 ADM706TAR 芯片。 该芯片具有上电复位功能，电压监测功能和看门狗功能。 IN1E N 2OUT4PG3T P S 7 6818Q DT1IN2OUT3E N 1T P S 7 5733K T TT2M R 1V c c4R E S E T 3W D I2P S 38 23 33D B V TT3V C C1 2U 20A74F 04S1S W S P S T/ R S TXFre s e t 复位电路U?GND 图 5 复位电路 给 DSP 芯片提供时钟一般有两种方法。 一种是利用 DSP芯片内部所提供的晶振电路，在 DSP 芯片的 X1和 x2／ cuⅡ N之阃连接一晶体可启动内部振荡器， 晶体应为基本模式，且为并联谐振。 另一种方法是将外部的时钟源直接输入 X2／CLKIN 引脚， X1悬空。 采用封装好的晶体震荡器，这种方法使用方便，因此得到了广泛的应用，只要在引脚 4 上加电压，引脚二接地，就可以在引脚 3上得到所需的时钟。 早期的 DSP 芯片一般工作频率较低，因此其工作频率与外部提供的频率相等或者是外部频率的 2分频和 4分频。 随着 DSP 芯片速度的提高，如果仍然采用这种方式，则要求夕 }部频率很高，这样会引发高频干扰，影响系统的稳定性。 因此，现在的 DSP 芯片一般提供多种工作方式。 不仅具有传统的分频方式，而且采用更加灵活的可编程 PLL 方式。 1MS320Vc5402 内部具有一个可编程锁相环 (PLL)，可以配置为以下两种工作模式： PLL 模式，输入时钟乘以一个 1≈ 1 之间的常数： DIV 模式，输入时钟除以 2或 4。 软件可编程 Pu。 受一个存储器映 射(地址为 58h)的时钟模式寄存器 CLKMD 控制， CLKMD 用于定义 Pu。 时钟模块的配置。 复位后 CLKMD 的值根据 DSP芯片三根输入引脚 Cu(MDl 一 Cu(MD3 确定从而确定 DSP 的工作时钟。 表中是 DSP 复位时钟模式设定，从表中可以看出，不同的CLKMDl 一 CLKMD3 值对应相应的时钟模式。 例如：设 CIKMDl 一 CLKMD3=010，则 21 时钟模式是 PLL*5，如果外部的晶体频率是 20MHz，则复位后 DSP 的工作频率为5X20=100MHz。 由于 DSP 的程序需要从外部低速 EPROM 中调入，可以采用较低工作频率的 DSP 复位时钟模式，待程序全部调入内部快速 RAM 后，再用软件重新配置 CLKMD 的值，使芯片工作在较高的频率上。 C L O C K 时钟电路C3C A PC2C A PY1C R Y S T A LX1 图 6 时钟电路 为了降低芯片的功耗， DsP5402 芯片采用低电压供电方式，并且采用内核电压和 I／ O电压分开的方式。 TMS320VC5402芯片电源分为两种，即内核电压 (CVdd)和 I／ O 电压 (Dvdd)，其中， I／ O电源一般采用 3． 3V电压，而内核电源电压为1． 8V。 TMS320VC5402 的电流消耗主要取决于器件的激活度， CVdd 消耗的电流主要取决于 CPU 的激活度。 外设 消耗的电流取决于正在工作的外设及其速度。 一般的，与 CPU 相比，外设消耗的电流比较小。 时钟电路也需要消耗一小部分的电流，而且这部分电流是恒定的，与 CPU 和外设的激活度无关。 CVdd 为器件的所有内部逻辑提供电流，包括 CPU、时钟电路和所有外设。 DVdd 只为外部接口引脚提供电压，消耗的电流取决于外部输出的速度和数量，以及在这些输出上的负载电容。 根据设计的具体电路可一计算出 3． 3V 电源所消耗的电流 60mA， 1． 8V电源所消耗的电流 30mA，因此可以得出该系统在全速工作的状态下，最大功耗为250mA。 在本系统的 设计中采用了两片 AMSlll7 来提供 DSP 芯片的加电源和内核电源。 AMSlll7 为最大输出电流可达 800mA 的 LDO(Low Dropout Voltage Regulator)，包含 1． 8V、 3． 3V 等固定电压输出几种类型。 由于 LDO 的。