基于dsp数字信号处理器的视频采集与压缩传输系统的设计正文

基于dsp数字信号处理器的视频采集与压缩传输系统的设计正文内容摘要：

等音频格式； 2 个多通道带缓冲串行端口（ McBSP），采用 RS232 电平驱动； 1 个 VCXO 内插控制单元（ VIC），支持音 /视频同步； 1 个 32 位、 66M 赫兹、 主 /从 PCI 接口，遵循 规范； 1 个用户可配置的 16/32 主机接口（ HPI）； 1 个 16 位通用输入 /输出端口（ GPIO）； 1 个 64 位外部存储器接口（ EMIF），能够与大多数异步存储器（ SRAM、EPROM）及同步存储器（ SDRAM， SBSRAM， ZBT SRAM， FIFO）无缝连接，最大可寻址外部存储器空间为 1024MB； 1 个具有 64 路独立通道的增强型直接内存访问控 制器（ EDMA）； 1 个数据管理输入 /输出模块（ MDIO）； 1 个 I2C 总线模块； 3 个 32 位通用定时器； 1个符合 IEEE JTAG接口及子板接口等。 基于 DSP的视频采集与压缩传输系统的设计 第 16 页 共 83 页 图 6 TMS320DM642的内核和片上资源 TMS320DM642 的 CPU 单元、 Cache 结构和 EDMA DM642 是 基于 C64x 的 CPU，这是 C6000 系列 DSP 的一个部分。 为了满足视频和图象处理的需要，该系列 DSP 采用 VelociTI 体系结构。 该 DSP 还采用高级超长指令字结构，使得在一个指令周期能够并行处 理多条指令。 DM642 的 CPU 的组成部分包括： （ 1） 两个通用寄存器 (A 和 B，各 32 个 32bit 通用寄存器 )； （ 2） 8 个功能单元 (L1， L2， S1， S2， M1， M2， D1， D2)； （ 3） 两个从内存读数据的数据通道 (LD1 和 LD2)； （ 4） 两个写内存的数据通道 (ST1 和 ST2)； （ 5） 两个数据地址通道 (DA1 和 DA2)； （ 6） 两个寄存器组数据交叉通道 (1X 和 2X)； 基于 DSP的视频采集与压缩传输系统的设计 第 17 页 共 83 页 L1 和 L2 组成了 DM642 的两级缓存。 L1 距离 DSP 核最近，数据访问速度最快，只能作为不能寻址的 Cache 使用，由相互独立的 LIP 和 LID 组成；LIPCache 大小为 16kB，直接映射，每行大小为 32B； LID Cache 大小 16kB， 2路映射，每行大小为 64B。 L2 是 L1 和外存储器的中间层，容量较大，有 256kbit/s，是统一的存储空间，即可同时存储程序和数据。 L2 可作为 SRAM 映射到存储空间使用，也可整体作为第二级 Cache，或是作为二者按比例的一种组合混合使用。 L2 作为 SRAM 使用时，即是 DM642 的片内内存，从整个系统地址空间的起始地址 0x00000000 开始编址，当作为 Cache 使用时， 4 路映射，每行大小为 128B，容 量在 3256kB 之间。 在实际开发过程中要充分利用 Cache，总的原则是将尽量多的关键数据分配在片内， Cache 越大越好，对于不同的应用需要用不同的配置。 最优配置需要在开发中根据经验和实际的测试结果进行选择。 DM642 处理器片上有一个 EDMA 控制器，如果把 CPU 的工作比喻为前台事务，那么 EDMA 的工作则视为后台事务，不占用 CPU 时间，这种机制提高了CPU 的工作效率。 DM642 的 EDMA 能提供超过 2Gb/s 的外部带宽。 EDMA 支持 64 路 EDMA 通道，可与 DM642 的某个事件进行关联。 EDMA 时间出发 与 CPU中断出发相类似，只要正确设置了 EDMA 通道，满足触发条件后在程序中便会自动进入相应的 EDMA事件处理函数。 EDMA总共有 85 个参数用来对“ linking”或“ chaining”进行配置。 “ Linking”是在一个事件被触发时，允许一个序列进行传输。 “ Chaining”是当一个通道的数据传输完毕时，触发另一个通道的数据传输。 Linking 和 Chaining 使得仅仅被 CPU 初始配置之后， EDMA 能够连续的自动运行。 TMS320DM642 的视频口 TMS320DM642 共三个视频接口 即 VP0~VP1，每个视频口包括 20 路数据信号 VPxD[19:0]， 2 路时钟信号 VPxCLK[1:0]（输入引脚）， 3 路控制信号VPxCTL[2:0]。 每个视频口划分为 A、 B 两个通道，每个通道既可以配置为视频输入口也可以配置为视频输出口，不过 A、 B 两个通道在使用过程中必须设置为相同类型的输入或者输出，不能某个通道配置为视频输入，另一个通道配置为视频输出。 表 2 视频口的功能分配 基于 DSP的视频采集与压缩传输系统的设计 第 18 页 共 83 页 视频口名称 通道 第 1 功能 第 2 功能 VP0 A 视频口 McBSP0 B 视频口 McASP VP1 A 视频口 McBSP1 B 视频口 McASP VP2 A 视频口 单独使用 B 视频口 单独使用 TMS320DM642 片上提供了多个与视频口参数设置相关的寄存器，通过设置这些寄存器把视频口配置为视频输入口或视频输出口，视频输入口用于捕获外部视频输入数据，视频输出口用于显示视频图像。 与视频口相关的寄存器分为控制用寄存器、视频捕获寄存器、视频捕获 FIFO 寄存器、视频显示寄存器、视频显示 FIFO 寄存器等。 TMS320DM642 的其他外设 （ 1） 主端口接口 HPI 主机接口是一个能够通过主处理器直接 访问 CPU 的存储空间的并行口，主机设备作为一个主要的接口从而可以进行更加容易的访问，主机和 CPU 可以经过内部和外部的存储器进行相互交换信息。 主机还能够直接访问存储映射的外围设备。 32bit 的 HPI 提供和多种工业标准的主处理器或 PCI 桥芯片相连。 HPI 与 CPU存储空间的互联是通过 EDMA控制器实现的。 主机和 CPU都可以对 HPI 控制寄存器 （ HPIC） 和 （ HPI） 地址寄存器 （ HPIA） 进行访问。 主机可以通过使用外部数据和接口控制信号来访问 HPI 数据寄存器 （ HPID） 和 HPIC。 （ 2） PCI 接口 通过集成的 PCI 主 /从设备总线接口， TMS320C6000 的 PCI 口支持 DSP 和一个 PCI 主机的连接。 对于 C64x 器件，像 DM642,通过 EDMA 控制器实现 PCI 口和 DSP 的接口。 这种结构考虑到 PCI 主设备和从设备处理，并可以使DMA/EDMA 通道资源用于其他应用。 （ 3） 扩展内存接口 EMIF TMS320DM642 的数据总线宽度为 64 位，划分为 4 个存储空间 CE0~CE3，每个存储空间的大小为 256MB。 DM642 通过 EMIF 接口扩展外部存储器时，使用 CE0~CE3 信号作为空间片 基于 DSP的视频采集与压缩传输系统的设计 第 19 页 共 83 页 选信号，可以把外扩的 存储器映射在不同空间中，空间片选信号低电平有效，EMIF 接口的数据宽度也支持 8 位、 16 位和 32 位的数据。 （ 4） 多路音频串口 （ McASP） TMS320DM642 设备包含一个多声道音频串行端口（ McASP）接口外设（ McASP 0），为了多声道音频应用需要， McASP 是一个被优化了的串口。 McASP 由发射部分和接收部分组成，它们能够用不同的数据格式、隔离的主时钟、位时钟、帧同步或者一部分完全独立地进行操作，传输部分和接收部分可以是同步的。 McASP 模块还包括一个 16 位移位寄存器池，可配置为用于传输数据 ，接收数据，或通用输入 /输出（ GPIO）。 McASP 的传输段可以用时分复用同步串行格式传送数据，或用一个数字音频接口格式传输数据，它的位流可被编码为 S / PDIF， AES 3 ， IEC 60958，CP 430 的传输。 接收段的 McASP 支持的 TDM 同步串行格式。 多路缓存串口 McBSPMcBSP 能够和多种标准的端口相连， McBSP 是一种同步串口。 （ 5） 通用 I/O 端口 GPIO 该 GPIO 外围设备提供专用普通用途引脚，可以配置为输入或输出。 当配置为输出，可以写一个内部寄存器以控制外部引 脚的状态驱动。 当配置为输入，可以通过内部寄存器的状态来探测输入引脚的状态。 另外， GPIO 外围设备可能导致 CPU 中断和 EDMA 事件用不同的中断或事件方式。 综上所述可知： TMS320DM642 是一个强大的多媒体处理器，是构成多媒体通信系统的良好平台。 它的丰富的外围接口使得它近乎是一个多媒体嵌入式系统的单芯片硬件平台；它的完全可编程性，又可以使得它能够兼容正在发展的各种多媒体信号处理标准，构成通用的软件平台。 这些特性必将使得它得到广泛的应用。 视频采集压缩系统的核心电路设计 基于 TMS320DM642 的 视频采集压缩系统硬件设计包含以下核心模块：音视频 A/D 转换模块、扩展存储模块、网络模块、电源模块、串行通信模块。 音视频 A/D 转换模块主要完成 4 路模拟 CVBS 信号和 4 路 LINE_IN 信号的模数转换以及与 DM642 视频口的连接；扩展存储模块主要是完成 DM642 EMIF 基于 DSP的视频采集与压缩传输系统的设计 第 20 页 共 83 页 接口与 SDRAM 及 FLASH 的连接；网络模块实现 DM642 EMAC 接口与以太网物理层控制器之间的连接；电源模块实现对视频采集压缩系统各芯片的电源供应，以及对系统电压监控并产生复位信号；串行通信模块主要实现专用异步通信芯片对 DM642 McBSP 接口的扩展，从而实现稳定、准确的串行通信。 音视频 A/D 转换模块的设计 一般采集彩色图像，首先要进行视频解码，即把复合的视频信号分解成亮度和两个色差信号，各个分量再独立进行量化。 传统的模拟电路的亮色分离存在着如下两个缺点： （ 1） 模拟的亮色分离电路一般采用带通滤波器和陷波器，但模拟滤波器结构复杂，调整较繁，相频特性不理想，常使亮色分离不干净。 而且带宽受限制，难以达到高保真的效果。 （ 2） 信源送来的行场同步都有抖动，有时还会失同步，锁相电路应能跟上行同步，并且输出的抖动要小。 因为实际的视频 采样系统中，为了使后级的处理简单，往往需要采样时钟与行频锁相，形成所谓的行频锁相视频采样，以使得到的样点为行正交结构。 另外，解码器中还要恢复副载波信号来解调色差信号，恢复色副载波的频率和相位的准确度直接影响到解调的质量。 因此，解码器系统 (特别是多制式的解码器 )中，锁相系统要能完成多种频率的高精度锁相。 音视频 A/D 转换模块由音视频解码芯片构成，由于 DM642 的 VP 口能够接受 CCIR60 RAW Video 等多种格式的视频数据，提供了与目前市面上流行的视频编解码芯片的无缝连接 ，因而大大简化了设计，在芯片的选择上更多集中在视频解码质量，芯片功耗等方面进行考虑。 由于设计中采用模拟摄像头进行视频数据的采集，因此需要使用视频解码芯片将采集到的模拟数据进行数字化，然后传送给 DM642 的视频端口进行处理。 这里的视频解码芯片选用了 TI 公司生产的 TVP5150 芯片。 该芯片是一款超低功耗的视频解码器，正常工作时功耗仅为 115mW，在省电模式下功耗不超过 1mW。 它支持 PAL/NTSC/SECAM 制式的视频信号，采用了节省空间的 32pinTQFP 封装，芯片需要 + 的模拟 /数字电压和 + 的 I/O 电压。 TVP5150 支持 2 路复合视频 (CVBS)或 1 路 S 一端子 (Svideo)输入，由 的外部振荡器产 基于 DSP的视频采集与压缩传输系统的设计 第 21 页 共 83 页 生解码器内部 9bitADC 所需的 27MHz 采样频率，将输入的模拟视频信号转换为带离散同步信号的 8bit 4： 2： 2YCbCr 或者带内嵌同步信号的 8bit 格式的数字视频信号并输出，除此之外， TVP5150 还输出同步信号，消隐信号，锁定信号和时钟信号。 TVP5150A 解码器还包括一组内部寄存器 (地址从 00hFFh )，芯片的所有工作参数包括视频特征 (色调、对 比度、明亮度、饱和度和尖锐度 )和其他一些相关的控制等都由 DM642 通过 I2C 串行端口在这些寄存器中设置。 图 ７ 视频芯片与 DM642 的连接 系统对音频信号的处理使用 TI 的 TLV320AIC23 音频编解码器，模拟的音频信号通过线性输入接口输入 AIC23，经过模数转换后传送给 DSP 进行处理。 DSP 处理后的音频信号再通过 AIC23 转换为模拟信号输出。 AIC23 编解码器使用两个串行通道，一个通道控制编解码器的内部配置寄存器，另一个用于收发数。