基于vhdl的vga显示控制器的设计论文

基于vhdl的vga显示控制器的设计论文内容摘要：

、 B 信号的等效电路与 R 信号相同， 三路数字信号分压情况见下表： 0000 0 1111 1 0001 8/15 1110 7/15 0010 4/15 1101 11/15 0011 12/15 1100 3/15 0100 2/15 1011 13/15 0101 10/15 1010 5/15 0110 6/15 1001 9/15 0111 14/15 1000 1/15 表 4 位输入信号分压结果表 根据原理图的典型接法，将 三路 R[0..3]、 G[0..3]、 B[0..3]数字信号共 12 位接入电阻分压网络，最终将 R、 G、 B 送入 VGA 的 3 接口。 三、 ADV7123 视频 D/A 转换器 方案 二 采用 AD公司生产 的 D/A转换芯片 ADV7123。 它是美国 ANALOG DEVICES公司生产的一种可以产生视频的数字 /模拟转换器件。 是专门为解决彩色图像和包括高清晰度电视 （ HDTV） 的视频系统而设计的芯片。 它的输入由 3个高速的 10位标准TTL电平的 RGB信号，输出为高抗阻的模拟信号 ， 具有 330MHz的最大采样速度。 ADV7123有 3个独立的 10位像素输入端口，分别表示红、绿、蓝 ， 5V电源， 考电压，像素时钟，还包括 /SYNC与 /BLANK信号， ADV7123产生的 RGB信号与RS343A、 RS170及大多数使用的高清晰度的电视系统产生的信号是兼容的， 与 TTL兼容信号输入， 5V的 CMOS整体结构，应用领域 为 高质量的电视系统，高质量的彩色图像系统。 下图 是 VGA显示终端接口硬件设计原理图 ， 通过 ADV7123产生三路模拟 信号 输出 ，同时结合行 、 场同步信号完成图像的显示。 13 图 VGA显示终端接口设计电路 图 本系统设计的输入数据有 30位 图像 数据信号， 两位控制信号，一位时钟信号。 其中数据信号由 R、 G、 B三部分组成，每部分各用 10位数据， ， Pclk为时钟输入端 ， 在上升沿锁存 R0～ R G0～ G B0～ B9 三 个 10位 数字信号 ，以及 /SYNC和 /BLANK信号。 /PSAVE为节能控制管脚引入 FPGA， 在调试时接逻辑高电平 ， 令不使能。 /SYNC是ADV7123独立的视频同步控制输入端 ， 不会影响其它控制信号或数据输入信号 ， 只能在消隐期间使用。 /BLANK信号接逻辑高电平，使在每一个 CLOCK时钟上升沿，都能锁定 R0～ R G0～ G B0～ B9 三个 10位 数字信号。 ADV7123使用方便 ， IOR、 IOG、 IOB 信号分别为红色、绿色、蓝色通道的电流正向输出端 ， IOR、 IOB、 IOG信号输出的电流值可以通过公式算得 : IOR、 IOB = 7. 9896 VREF / Rset (mA) ,当使用 /SYNC信号时 IOG= 11. 445VREF/ Rset (mA) ,如果未使用 /SYNC信号 ， 计算公式同 IOR 、 IOB的计算公式。 在点时钟脉冲 Pclk的作用下 三个 10位的 R、 G、 B信号送入数据寄存器 ,而 后 送到 三 个 DAC模块 ， 复合消隐信号和复合同步信号加到红、绿、蓝模拟信号送到输出端。 四、 小结 本系统的硬件测试已经在 GW48 系列 SOPC/EDA 实验箱上完成。 它是一个最简单的 D/A 转换 系统，每路图像信号只有 1 位，只存在 0 和 1 的取值，因此最多只显示 8 种颜色，结构 简单，容易实现。 而 在拓展电路部分， 电阻分压网络与 ADV7123 视频 D/A 转换器相比较，实现起来 14 相对简单，但在色彩的还原表现上要欠缺一些。 电阻分压网络是三路共 12 位的，其能表现出的色彩最 多为 122 4K 色 ， ADV7123 视频 D/A 转换器为 三路共 30 位的 ， 其 每路基色信号 都 有 102 个色阶。 ADV7123 作为专门的视频转换芯片，在功能上肯定比 电阻分压网络先进，在成像方面具有较大的优势。 对于两种方案，我们可以根据要求以及实 际的需要选择。 第 2． 5 节 VGA显示模块 一、 VGA 接口 计算机显示器的显示有许多标准 ，最 常见的 是 VGA。 VGA 是 Video Graphics Array (视频图形阵列 )的缩写， VGA工业标准为 640Hz*480 Hz *60 Hz模式， 信号类型为模拟类型 ，显示卡端的接 口为 15针插座。 接口如图所示： 图 VGA 接口示意图 VGA 接口 的 3 脚分别接 D/A 转换器输出的 R、 G、 B 三色数字信号， 13 脚接行同步信号， 14 脚接场同步信号 ， 10 脚接地，其余引脚均悬空。 二、 VGA 显示原理 CRT显示器所用的显示器件是阴极射线管。 CRT显示器主要由电子枪、视频放大电路系统、扫描系统、荧光屏等几部分组成。 人们之所以能在 CRT荧光屏上看见所显示的字符或图形，是因为阴极射线管的电子枪发射的电子流经过聚焦后形成电子束，轰击荧光屏，使屏幕上涂的荧光粉发出可见光。 要在屏幕上指定的位置进行显示，需要通过扫描偏转系统产生两个互相垂直的电磁场，控制电子束在水平方向和在垂直方向偏转，从而将电子束引向屏幕的相应位置。 图 显示器成像原理图 CRT显示器可以采用多种扫描方式，主要包括随机扫描和光 栅扫描。 在随机扫描方 15 式中，电子束没有固定的扫描路径，只在显示字符或图形的地方扫描。 因此，扫描控制信号随显示内容的不同而有所不同，这就使扫描电路比较复杂。 光栅扫描有固定的格式，不管屏幕上需要显示或不需要显示的地方，都按统一路径全屏幕扫描。 因此扫描控制信号不随显示画面变化，便得扫描电路比较简单。 因此，光栅扫描 被广泛用于字符显示和图形显示器中。 对于 VGA显示器 ， 其引出线共含 5个信号 ： R、 G、 B(3基色信号 )、 HS(行同步信号 )、VS(场同步信号 )。 由 R、 G、 B三 种基色可以组合出任意所需要的颜色。 在实验的验证阶段 可以仅利用 R、 G、 B 三 种基色的二元化值 (0和 1)的不同组合来验证设计的正确性。 其不同组合所能成的颜色如表 所示： 颜色 黑 蓝 绿 青 红 品 黄 白 蓝色（ B） 0 1 0 1 0 1 0 1 绿色（ G） 0 0 1 1 0 0 1 1 红色（ R） 0 0 0 0 1 1 1 1 表 VGA 显示器成色表 VGA 显示器在一行图像显示完成后 ， 用行同步信号进行行同步 ， 并进行行消隐 ， 行同步信号为低电平有效。 当扫描完所有行时 ， 用场同步信号进行场同步。 并使扫描回到屏幕的左上方 ， 同时进行场消隐 ， 并预备进行下一次的扫描。 场同步信号也同样为低电平有效。 行和场扫描时序图如图所示 ： 图 VGA 行、场扫描时序图 图中， T1 为行同步消隐时间，约为 6 s； T2 为行显示时间，约为 26 s ； T3 为场同步消隐，为两个行周期； T4 为场显示时间，为 480 个行周期。 16 VGA 工业标准要求的频率： 时钟频率 （ clock frequency） ： （ 像素输出的频率 ） 行频 （ line frequency） ： 31469Hz 场频 （ field frequency） ： （ 每秒图像刷新频率 ） 在本系统中，我们用 50MHz 的有源晶振作二分频，得到 25MHz 的频率给 FPGA提供时钟信号， 因为 25MHz 约等于像素的输出频率，符合 VGA 显示的工业 标准 要求。 第 2． 6 节 本章小结 整个设计的硬件电路首先通过实验箱 进行 调试 ，将实验箱电源线、并口下载线、十芯线和 VGA 接口线都正确的连入电路 ，选择对应的芯片配置引脚 、 加载 ，即可完成整个系统实验。 拓展电路板设计的硬件模块包括电源、滤波电路、外部晶振、电阻分压网络 D/A 转换器、 ADV7123 视频 D/A 转换器以及 VGA 接口电路。 电路板上的两种 D/A 转换方案是通过跳线选择分开使用的。 FPGA 主控制器核心板通过两组排针与拓展电路板相连， 即连接对应的 EP1K30TC1443 芯 片的 I/O 通信口与时钟信号 ，进行信号传输。 在拓展系统中，要将实验箱、核心板、拓展电路板三者连接使用。 17 第 3 章 软件设计 第 3． 1 节 Quartus II 及 VHDL 语言介绍 在本设计系统中， 软件 的开发平台是 ALTERA公司的 Quartus II， Quartus II提供了良好的多平台设计环境，它可以轻易满足系统特定的设计需要。 Quartus II 软件拥有FPGA和 CPLD设计的所有阶段的解决方案。 下图为 Quartus II设计流程的图示说明 ： 图 Quartus II 设计流程图 设计输入是这次系统设计软件部分的关键，对于 Quartus II软件 ， 它 的工程由所有设计文件和与设计有关的设置组成。 我们 可以使用 Quartus II Block Editor、 Text Editor、 Mega Wizard PlugIn manager（ Tools 菜单 ） 和 EDA 设计输入工具建立包括 ALTERA宏功能模块、参数化模块库 (LPM)函数和知识产权 (IP)函数在内的设计。 可以使用 Settings对话框 （ Assignments 菜单 ） 和 Assignment Editor 设定初始设计约束条件。 设计输入 （系统设计，软件开发） 综合 布局布线 时序分析 （时序逼近） 仿真 调试 工程更改管理 配置加载 18 系统设计中， 软件的 设计 是 基于 VHDL硬件编程语言 ， VHDL语言非常适用于可编程逻辑器件的应用设计，它具有功能强大的语言结构，可用简洁明确的代码描述来进行复杂控制逻辑的设计。 VHDL语 言具有很高的灵活性，可移植性，是一种设计 、 模拟 、 综合的标准硬件描述语言。 第 3． 2 节 程序设计 本次系统设计的目标是：运用 VHDL语言 设计一个简单的图形 （ 初步定为一个圆形 ） ，使其能够在 VGA显示器指定的区域内，按照指定的轨迹，在 预 定的时间间隔下运动。 一、 VGA显示的时序设计 下图为 VGA行扫描、场扫描时序示意图，我们需要根据时序的要求来设计显示模块的程序。 图 行扫描时序示意图 图 场扫描时序示意图 对应 行扫描、场扫描时序示意图，以及行扫描、场扫描的时序要求，我绘制了下表： 行同步头 行图 像 行周 期 对应位置 Tf Ta Tb Tc Td Te Tg 时间（ Pixels） 8 96 40 8 640 8 800 表 行扫描时序要求 （ 单位：像素，即输出一个像素 Pixel 的时间间隔 ） 19 场 同步头 场 图像 场 周期 对应位置 Tf Ta Tb Tc Td Te Tg 时间 （ 行周期 ） 2 2 25 8 480 8 525 表 场扫描时序要求 （ 单位：行周期，即输出一个行周期的时间间隔 ） 根据 行扫描、场扫描 时序要求， 时序设计的关键在于规定行（场）同步消隐 ，行（场）显示。