基于vhdl_的出租车计费器的设计

基于vhdl_的出租车计费器的设计内容摘要：

QuartusII 软件中仿真成功，现在下载到试验箱上以验证其功能。 实验中采用万用模式模式五，程序中各个端口锁定到试验箱上对应的管脚下载验证。 最后得数码管显示计时、计程和计费数据如下： 以上可知等待时间为 10分钟，行驶公里数为 23公里。 根据设计要求计算所得费用为： 5+（ 23km3km） * /km+(10min2min)* /min=5+26+12=43元，与试验箱上所得结果相同，仿真下载成功。 五、结束语 课程设计是我们专业课程知识综合应用的实践训练，着是我们迈向社会，从事职业工作前一个必不少的过程． ”千里之行始于足下 ”，通过这次课程设计，我深深体会到这句千古名言的真正含义．我今天认真的进行课程设计，学会脚踏实 地迈开这一步，就是为明天能稳健地在社会大潮中奔跑打下坚实的基础。 六、参考文献 曹昕燕、周凤臣、聂春燕， EDA技术实验与课程设计【 M】，清华大学出版社 刘欲晓、方强、黄宛宁， EDA技术与 VHDL电路开发应用实践【 M】，电子工业出版社。 潘松 、黄继业。 EDA技术实用教程（第三版）【 M】，科学出版社 附录： 源程序 ： 分频源程序 ： library IEEE。 use。 use。 use。 entity fenpin2 is port ( clk_750k :in std_logic。 系统时钟 clk_13: buffer std_logic。 13分频 clk_15: buffer std_logic。 15分频 clk_1: buffer std_logic)。 1分频 end fenpin2。 architecture rt1 of fenpin2 is signal q_13:integer range 0 to 28845。 定义中间信号量 signal q_15:integer range 0 to 24999。 signal q_1:integer range 0 to 374999。 begin process(clk_750k) begin if (clk_750k39。 event and clk_750k=39。 139。 )then if q_13=28845 then q_13=0。 clk_13=not clk_13。 else q_13=q_13+1。 end if。 得 13hz频率信号 if q_15=24999 then q_15=0。 clk_15=not clk_15。 else q_15=q_15+1。 end if。 得 15hz频率信号 if q_1=374999 then q_1=0。 clk_1=not clk_15。 else q_1=q_1+1。 end if。 得 1hz频率信号 end if。 end process。 end rt1。 计量源程序： library IEEE。