基于arm的lcd显示系统的设计(编辑修改稿)

基于arm的lcd显示系统的设计(编辑修改稿)内容摘要：

一个 VFRAME信号 ,开始新一帧的显示。  VLINE： LCD 控制器和 LCD驱动器之间的行同步信号 ,LCD 控制器在整行数据移入 LCD驱动器后插入一个 VLINE 信号。  VCLK： LCD控制器和 LCD驱动器之间的像素时钟信号 , 由 LCD控制器送出的数据在 VCLK 的上升沿处送出 ,在 VCLK 的下降沿处被 LCD 驱动器采样。  VM：数据输出使能信号 ,在 VM 信号跃变成高电平后行数据信号开始由LCD控制器输出至 LCD驱动器 ,当 VM信号跃变为低电平后数据输出停止。  数据线：也就是 RGB 信号线 ,S3C2440A LCD 控制器有 VD[0:23]共 24 根数据线 ,数据格式不同 ,接线方式就不同。 本文用的是 RGB565 方式 ,只需要16 根数据线 (红色 5根 ,绿色 6根 ,蓝色 5根 )。 其数据线接线方式如表 1所示： 山东建筑大学信息与 电气工程学院课程说明书 4  图 2 LCD 控制器电路 山东建筑大学信息与 电气工程学院课程说明书 5 时序和数据匹配电路 由于 S3C2440A 的 LCD 控制器与 LCD 屏 LQ035Q7DH01 在数据格式及显示时序上无法匹 配 ,需要选用一种时序控制 IC或者用 CPLD(也就是通常所说的 LCD伴侣芯片 )来对不同数据格式的数据接口进行映射。 但 CPLD 面积较大、成本较高 ,因而通常只在需要对电路进行灵活配置的情况下才使用。 本文时序控制 IC 选用夏普公司的 LZ9FC22。 该芯片专用于对 TFT 型 QVGA 屏幕 (屏幕分辨率 320 240)的LCD进行时序控制。 这是一个 18bit(R6G6B6)的控制器 ,由于本文采用的是RGB565 16 位工作模式 ,所以将其输入引脚 R0 和 B0接地。 时序和数据匹配电路如图所示： 山东建筑大学信息与 电气工程学院课程说明书 6 图 3 时序和数据匹配电路 多路电压产生电路 山东建筑大学信息与 电气工程学院课程说明书 7 图 4 多路电压产生电路 显示驱动和 LQ035Q7DH01 的接口电路 山东建筑大学信息与 电气工程学院课程说明书 8 显示驱动和 LQ035Q7DH01 的接口电路如图所示： 图 5 显示驱动和 LQ035Q7DH01 的接口电路 山东建筑大学信息与 电气工程学院课程说明书 9 显示系统整体结构框图 图 6 整体结构框图 显示系统软件编写 文中根据需要为 S3C2440A 的 LCD 控制器定义了一。