基于mems加速度计的记录仪(编辑修改稿)

基于mems加速度计的记录仪(编辑修改稿)内容摘要：

执行相同的操作最多只需要 4ms。 执行擦除时块尺寸的不同进一步拉大了 NOR 和 NADN之间的性能差距 ， 统计表明 ，对于给定的一套写入操作 (尤其是更新小文件时 )， 更多的擦 除操作必须在基于 NOR 的单元中进行。 这样 ， 当选择存储解决方案时 ， 设计师 必须权衡以下的各项因素。 178。 NOR 的读速度比 NAND 稍快一些。 清华 大学 2020 届毕业设计说明书 第 10 页 共 41 页 178。 NAND 的写入速度比 NOR 快很多。 178。 NOR 的读速度比 NAND 稍快一些。 178。 NAND 的 4ms 擦除速度远比 NOR 的 5s 快。 178。 大多数写入操作需要先进行擦除操作。 178。 NAND 的擦除单元更小 ， 相应的擦除电路更少。 由于记录仪所用存储的数据量较大， 所以要外接存储器件作为数据存储用，本系统选用K9F1G08，它是 128M8 位 /256M8 位快闪记忆体。 其特点 [16]如下。 178。 电压 – （ K9F1G08R0A）： ～ – （ K9F1G08U0A） ： ～ 178。 组织 – 记忆细胞阵列：（ 128M+4096 K） 位 8 位 – 数据寄存器：（ 2K+64） 位 8 位 – 缓存寄存器： （ 2K+64） 位 8 位 178。 自动编程和擦除 – 页的程序： （ 2K+64） 字节 – 块擦除： （ 128K+4 K） 字节 178。 页面读取操作 – 页的大小： 2KByte – 随机阅读： 25μs（最大） – 串行存取： 30ns（ 最小 ） 50ns（ 最小 ） 178。 快速 写周期时间 – 编程 时间： 200μs（典型值 ） – 块擦除时间： 2ms（典型值 ） 178。 命令 /地址 /数据多路输入 /输出端口 178。 硬件数据保护 – 编程 /擦除锁定在电源转换 清华 大学 2020 届毕业设计说明书 第 11 页 共 41 页 178。 可靠的 MOS 栅技术 – 耐力： 100K 的编程 /擦除周期 – 数据保留： 10 年 178。 命令寄存器操作 178。 高性能程序的 缓存程序操作 178。 智能拷回操作 178。 独特的著作权保护 其引脚图如 图 所示。 图 K9F1G08 引脚图 其功能框图如 图 所示。 图 K9F1G08功能框图 4） 通讯模块 清华 大学 2020 届毕业设计说明书 第 12 页 共 41 页 此系统 与计算机的通信采用串口异步通信 ， RS232协议的转换电平。 本系统采用MAX3232芯片实现单片机与计算机接口的转换。 图。 图 异步串口的时序图 图 MSP430系列芯片硬件串口框图。 图 MSP430系列芯片硬件串口框图 在该框图中，串口通讯由三部分组成：通讯速度的控制（数据位流的产生）、接收控制部分、发送控制部分。 波特率生成部分由时钟输入选择与分频、波特率发生 器、调整器、波特率寄存器等组成。 串行通信时，接收与发送以什么样的速率将数据位收进或送出，这个速率由波特率生成构件控制。 图。 清华 大学 2020 届毕业设计说明书 第 13 页 共 41 页 图 MSP430系列芯片硬件串口 详细 框图 整个模块的时钟源来自内部的 3时钟或外部输入时钟，由 SSEL SSEL0选择，以决定最终进入模块的时钟信号 BRCLK的分频。 时钟信号 BRCLK送入一个 15位的分频器，通过一系列的硬件控制，最终输出移出与移进，两移位寄存器使用的移位位时钟 BITCLK信号， BITCLK信号的产生如图所示，是分频器的作用。 当计数器 减计数到 “ 0” 时，输出触发器翻转， 送给 BITCLK信号。 所以 BITCLK信号周期的一半就是定时器（分频计数器）的定时时间。 接收控制部分与发送控制部分分别由两个移位寄存器构成。 接收时，当接收到一个完整的数据，产生一个信号（ URXIFG0=1）， 表示接收到完整数据，可以将此数据取走。 而在发送时，当一个数据正在发送过程中， UTXIFG0=1，此时，不能再发送数据，必须等当前数据发送完毕（ UTXIFG0=0）时，方可继续发送。 串口接收一般采用中断方式，而发送数据则多采用主动方式。 MAX3232采用专有低压差发 送器输出级 [17]，利用双电荷泵在 源 供电时能够实现真正的 RS232性能，器件仅需四个 F的外部小尺寸电荷泵电容。 MAX3232确保在 120kbps数据速率，同时保持 RS232输出电平。 MAX3232具有二路接收器和二路驱动器，提供 1μ A关断模式，有效降低功效并延迟便携式产品的电池使用寿命。 关断模式下 ， 接收器保持有效状态，对外部设备进行监测，仅消耗 1μ A电源电流， MAX3232的引脚、封装和功能分别与工业标准 MAX242和 MAX232兼容。 即使工作在高数据速率清华 大学 2020 届毕业设计说明书 第 14 页 共 41 页 下， MAX3232仍然能保持 RS232标准要求的正负。 只要输入电压在 ，即可提供 +（倍压电荷泵）和 （反相电荷泵）输出电压，电荷泵工作在非连续模式，一旦输出电压低于 ，将开启电荷泵；输出电压超过 ，即可关闭电荷泵，每个电荷泵需要一个飞容器和一个储能电容，产生 V+和 V的电压。 MAX3232 在最差工作条件下能够保 证 120kbps 的数据速率。 通常情况下，能够工作于 235kbps 数据速率，发送器可并联驱动多个接收器和鼠标。 其引脚图如 图 所示。 图 MAX3232 引脚图 5)电源管理模块 此系统选用 LP2985对系统进行电源管理。 LP2985具有的功能，使得稳压器为各种便携式应用的理想选 择。 其特点 [18]如下。 178。 输出 量 ： 1％ （ 一 级） ％ （标准级） 178。 电压范围宽 ： 最大 能到 16V。 178。 过流和热保护。 178。 低压差：一个 PNP合格元 件 允许 负载电流 为 150mA时 的 典型压差 为 280mV， 1 mA时为 7mV。 178。 低静态电流：允许使用 纵向 PNP过程，大大低于那些与传统的横向 PNP稳压器低静态电流。 清华 大学 2020 届毕业设计说明书 第 15 页 共 41 页 178。 关 闭 ：关闭功能是可用的， 当 ON/ OFF 引脚被拉低 允许稳压器仅消耗。 178。 低 ESR电容 ： 稳压器是稳定的低 ESR电容，允许使用小，价格低廉，陶瓷电容器，在成本敏感的应用。 178。 低噪声：一个旁路引脚使用 10nF的旁路电容允许低噪音操作 ，有 30μV（ RMS）的典型输出噪声。 178。 小包装：对于大多数的空间约束的需求，该稳压器在 SOT23封装，以及的 NanoStar晶圆芯片级 封装，提供了一个 更小 的热尺寸和 更好 电气特性。 NanoStar封装技术 采用包死， 是 IC封装概念的重大突破。 其引脚封装如 图。 图 LP2985引脚封装图 其功能方框图如 图。 图 LP2958功能方框图 其 推荐工作条件 如表。 清华 大学 2020 届毕业设计说明书 第 16 页 共 41 页 表 LP2985推荐工作条件表 MIN MAX UINT VIN 电源电压 16 V VON/ OFF VON/ OFF 电压 0 VIN V IOUT 输出电流 150 mA TJ 虚拟交界处的温度 40 125 ℃ 清华 大学 2020 届毕业设计说明书 第 17 页 共 41 页 低功耗 态 3 系统硬件设计与实现 通过硬件电路设计完成对 MEMS 加速度计对 加速度信号进行相关的采集与存储。 依据这样的思想，本章对各个部分的电路进行了详细的分析和设计。 硬件总体结构设计 硬件电路模块是 记录仪的 核心部件 ， 如图 所示由高频晶振、单片机 、 电源管理模块及 异步串行通信 接口电路组成。 整个系统在控制器 (单片机 )的作用下 完成采集和存储功能。 当系统采样完毕，等待数据的读出， 通过计算机和 异步串行 通信接口，可以很方便的读出数据并进行处理和显示。 图 系统硬件结构框图 系统的工作原理为：加速度记录仪上电后进入采样存储状态，通过 I2C 串口将采集的加速度信息存储至 FLASH 中。 当存储满后，进入待读数状态。 计算机可以通过 RS232串口完成对记录仪的读数，并在上位机上完成数据的后续处理与分析。 图 为加速度记录仪的状态流程图。 图 系统原理图 加速度信号的采集 本设计选用了 Freescale 高集成度三轴加速度传感器 MMA8453Q。 采 集 存 储 态 待读数状态 计满 接通电源 读数 单片机 被测信号 传感器 电 源 管 理 高频晶振 复位电路 电池 RS232 接口 计算机 清华 大学 2020 届毕业设计说明书 第 18 页 共 41 页 它是一款具有 14 位分辨率的智 能低功耗、三轴、电容式微机械加速度传感器，具有丰富的嵌入式功能， 带有灵活的用户可编程选项，可以配置多达两个中断引脚。 嵌入式中断功能可以节 省整体功耗，解除主处理器不断轮询数据的负担。 同时具备访问低通滤波数据和高通滤波数据的功能，可以将所需数据分析降至最低程度，从而实现晃动监测和快速的响应。 该器件可被配置成利用任意组合可配置嵌入式的功能生成惯性唤醒中断信号，这就使 MMA8453Q 在监控事件时，在静止状态保持低功耗模式 [19]。 综上所述 ，它完全适应于便携式节能产品的检测。 加速度信号采集电路如 图 所示。 图 信号采集电路 其中 R R2为上拉电阻，其值是查芯片资料所得。 C C C8 起到滤波的作用，其值是查芯片资料所得。 I2C 总线介绍 单片机与加速度计之间的通信是 通过 I2C 方式。 I2C 总线工作原理 如下。 I2C 总线是由数据线 SDA 和时钟 SCL 构成的串行总线，可发送和接收数据。 I2C 总线上传送的数据信号是广义的，既包括地址信号，又包括真正的数 据信号。 在 CPU与被控 IC 之间 、 IC 与 IC 之间进行双向传送，最高传送速率 100kbps。 各种被控制电路均并联在这条总线上，但就像电话机一样只有拨 通各自的号码才能工作，所以每个电路和模块都有唯一的地址，在信息的传输过程中 ， I2C 总线上并接的每一模块电路既是主控清华 大学 2020 届毕业设计说明书 第 19 页 共 41 页 器（或 被控器），又是发送器（或接收器），这取决于它所要完成的功能。 CPU发出的控制信号分为地址码和控制量两部分，地址码用来选址，即接通需要控制的电路 ， 确定控制的种类；控制量决定该调整的类别（如对比度、亮度等）及需要调整的量。 这样，各控制电路虽然挂在同一条总线上，却彼此独立，互不相关。 I2C 总线在传送数据过程中共有三种类型信号 ， 它们分别是：开始信号、结束信号和应答信号。 开始信号： SCL 为高电平时， SDA 由高电平向低电平跳变，开始传送数据。 结束信号： SCL 为高电平时， SDA 由低电平向高电平跳变 ，结束传送数据。 应答信号：接收数据的 IC 在接收到 8bit 数据后，向发送数据的 IC 发出特定的低电平脉冲，表示已收到数据。 CPU向受控单元发出一个信号后，等待受控单元发出一个应答信号， CPU接收到应答信号后，根据实际情况作出是否继续传递信号的判断。 若未收到应答信号，由判断为受控单元出现故障。 这些信号中，起始信号是必需的，结束信号和应答信号，都可以不要。 MMA8453Q 的 I2C 时序图如图 所示。 图 MMA8453Q I2C 时序图 电源管理模块 随着芯片集成化、模块化的发展，电源控制 技术也得到足够的重视。 对于系统各部分单独供电的管理，为系统低功耗的实现提供了保障。 当采用电源分支管理时，可以消除无效损耗，达到节省功耗的目的。 设计时选用电源管理减少了不必要的电流消耗。 其具体实现方法为：将外部高频晶振以及单片机组采用独立供电的方式，对于各个模块在不同状态下是否需要工作的状清华 大学 2020 届毕业设计说明书 第 20 页 共 41 页 况，选用通过单片机控制各独立电源的打开与关闭，为其提供电源或 者切除电源，从而达到省电的目的。 例如：外围高频晶振在刚接通电源时不需要工作，通过电源管理就可。