基于at89c51的智能测频仪设计(编辑修改稿)

基于at89c51的智能测频仪设计(编辑修改稿)内容摘要：

7XA TL 2XA TL 1GNDVC CP 0 . 0 ( AD 0 )P 0 . 1 ( AD 1 )P 0 . 2 ( AD 2 )P 0 . 3 ( AD 3 )P 0 . 4 ( AD 4 )P 0 . 5 ( AD 5 )P 0 . 6 ( AD 6 )P 0 . 7 ( AD 7 )EA / VPPAL E / PR OGPS EN P 2 . 0 ( AD 8 )P 2 . 1 ( AD 9 )P 2 . 3 ( AD 11 )P 2 . 5 ( AD 13 )P 2 . 4 ( AD 12 )P 2 . 6 ( AD 14 )P 2 . 7 ( AD 15 )P 2 . 2 ( AD 10 )图 AT89C51单片机 内蒙古科技大学毕业设计 说明书（毕业 论文 ） 5 (7) 128*8 位内部 RAM； (8) 32 可编程 I/O 端口； (9) 两个 16 位定时器 /计数器 ； (10) 5个中断源 ； (11) 可编程串行通道 ； (12) 低功耗的闲置和掉电模式 ； (13) 片内振荡器和时钟电路。 管脚说明 VCC： 电源端。 GND：接地。 P0 口： P0口为一个 8 位漏级开路双向 I/O口，每 管 脚可吸收 8个 TTL 门电流。 当 P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储器 ，它可以被定义为数据 /地址的第八位。 在 FIASH 编程时， P0 口作为原码输入口，当 FIASH进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 P1 口： P1口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1后，被内部上拉为高，可用作输 入， P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。 在 FLASH 编程和校验时， P1 口作为第八位地址接收。 P2 口： P2口为一个内部上拉电阻的 8 位双向 I/O口， P2 口缓冲器可接收，输出4 个 TTL 门电流，当 P2 口被写 “ 1” 时，其管脚被内部上拉电阻拉高，且作为输入。 并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。 这是由于内部上拉的缘故。 P2口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。 在给出地址 “ 1” 时，它利用内部上拉优势，当对外部八位地址数据 存储器进行读内蒙古科技大学毕业设计 说明书（毕业 论文 ） 6 写时， P2 口输出其特殊功能寄存器的内容。 P2 口在 FLASH 编程和校验时接收高八位地址信号和控制信号。 P3 口： P3口管脚是 8个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL 门电流。 当 P3 口写入 “ 1” 后，它们被内部上拉为高电平，并用作输入。 作为输入，由于外部下拉为低电平， P3口将输出电流 ， 这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口，如下所示： RXD： 串行输入口 ； TXD： 串行输出口 ； /INT0： 外部中断 0； /INT1： 外部中断 1； T0： 记时器 0 外部输入 ； T1： 记时器 1 外部输入 ； /WR： 外部数据存储器写选通 ； /RD： 外部数据存储器读选通 ； P3口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。 当振荡器复位器件时，要保持 RST 两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。 在 FLASH 编程期间，此引脚用于输入编程脉冲。 在平时， ALE 端以不变的频率周期输出正脉冲信号，此频率为振荡器频率 的 1/6。 因此它 可用作对外部输出的脉冲或用于定时目的。 然而要注意的是 ， 每当用作外部数据存储器时，将跳过一个 ALE 脉冲。 如想禁止 ALE 的输出可在 SFR8EH地址上置 0。 此时， ALE 只有在执行 MOVX， MOVC 指令是 ALE才起作用。 另外，该引脚被略微拉高。 如果微处理器在外部执行状态 ALE 禁止，置位无效。 内蒙古科技大学毕业设计 说明书（毕业 论文 ） 7 /PSEN：外部程序存储器的选通信号。 在由外部程序存储器取指期间，每个机器周期两次 /PSEN 有效。 但 在访问外部数据存储器时，这两次有效的 /PSEN 信号将不出现。 /EA/VPP：当 /EA 保持低电平时，则在此期间外部程序存储器 （ 0000HFFFFH），不管是否有内部程序存储器。 注意加密方式 1时， /EA 将内部锁定为 RESET；当 /EA 端保持高电平时，此间内部程序存储器。 在 FLASH编程期间 ， 此引脚也用于施加 12V编程电源（ VPP）。 XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。 XTAL2：来自反向振荡器的输出。 振荡器特性 XTAL1 和 XTAL2 分别为反向放大器的输入和输出。 该反向放大器可以配置为片内振荡器。 石晶振荡和陶瓷振荡均可采用。 如采用外部时钟源驱动器件， XTAL2 应不接。 有余输入至内部时钟信号要通过一个二分频触发器，因此对外 部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。 芯片 擦 除 整个 PEROM 阵列和三个锁 存 定位的电 擦 除可通过正确的控制信号组合，并保持 ALE管脚 处于低电平 10ms 来完成。 在芯片擦 除 操作中，代码阵列全被写 “ 1” 且在任何非空存储字节被重复编程以前，该操作必须被执行。 此外， AT89C51 设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。 在闲置模式下， CPU 停止工作。 但 RAM，定时器，计数器，串口 和中断系统仍在工作。 在掉电模式下，保存 RAM的内容并且冻结振荡器，禁止所用其他芯片功能，直到下一个硬件复位为止。 三运放高共模抑制比放大电路 被测的非电量经传感器得到的电信号幅度很小，无法进行 A/D 转换，必须对这些模拟电信号进行放大处理。 为使电路简单便于调试，一般都采用集成放大电路，简称运放，内蒙古科技大学毕业设计 说明书（毕业 论文 ） 8 运放是一种输入阻抗高，输出阻抗低，放大倍数高且便于调试的优质放大器。 而 本次设计采用的是三运放高共模抑制比的放大电路。 三运放高共模抑制比放大电路的介绍 图 三运放高共模抑制比放大电路图 由输入级电路可写出流过 1R 、 0R 和 2R 的电流 RI 为 2 2 1 1 2 12 1 0o i i o i iR U U U U U UI R R R     （ 21） 由此求得111 1 200(1 )o i iRRU U U   （ 22） 222 2 100(1 )o i iRRU U U   （ 23） 于是，输入级的输出电压，即运算放大器 2N 与 1N 输出之差为 122 1 2 10(1 ) ( )o o i iRRU U U UR    （ 24） 其共模增益 dK 为 内蒙古科技大学毕业设计 说明书（毕业 论文 ） 9 21 120211oodiiUU RRK R    （ 25） 由上面公式可知，当 1N 、 2N 性能一致时，输入级的差动输出及其差模增益只与差模输入电压有关，而其共模输出、失调及漂移均在 0R 两端相互抵消，因此电路具有良好的共模抑制能力，同时不需要外部电阻匹配。 但为了消除 1N 、 2N 偏置电流等的影响，通常取 12RR。 另外，这种电路还具有增益调节能力，调节 0R 可以改变增益而不影响电路的对称性。 根据共模抑制比定义，可以求得输入级的共模抑制比为 1212 *CM M R CM M RCM M R CM M R CM M R  （ 26） 式中 1CMMR 、 2CMMR —— 分别为 1N 、 2N 的共模抑制比。 由上式可见，如果 1N 、 2N 的共模抑制比不相等，将会引入附加的共模误差，使电路共模抑制比能力下降。 但 1N 、 2N 的共模抑制比相差不大时，输入电路的共模抑制比仍是很高。 输入级的电阻不匹配，也会引起共模误差。 设电阻 3R 、 4R 、 5R 、6R 的偏差均为  ，考虑最 严重 情 况，即 3 30(1 )RR 、 4 40(1 )RR 、 5 50(1 )RR 、 6 60(1 )RR 且 30R = 40R 、 50R = 60R ，这里 30R 、 40R 、 50R 、 60R分别表示电阻 3R 、 4R 、 5R 、 6R 的名义，可得输出级的共模增益 6 5 534 6 3 3 34( 1 ) 1 ( 1 )CdR R RK R R R R K    （ 27） 内蒙古科技大学毕业设计 说明书（毕业 论文 ） 10 对应的共模抑制比则为 39。 33 3* RRCM R R CM R RCM R R CM R R CM R R  （ 28） 式中的 3dK — 运算放大器的差模增益， 3 50 30dK R R ； 3CMRR — 运算放大器的共模抑制比； RCMRR — 外接不对称电阻而限制的共模抑制比， 3(1 ) 4dRC M R R K  可见，外接电阻不匹配将使输出级的共模抑制比由 3CMRR 下降为 39。 3CMRR。 由此，电路的共模抑制比为 39。 3 1 21 1 2*ddC M M R C M R R C M M RK C M M R C M M RK  （ 29） 当 12CMRR 39。 3dCMRRK 时，上式可简化为 CMMR = 39。 3dCMRRK。 因此为了获得高的共模抑制比，必须选取具有高共模抑制比的集成运算放大器 3N ，同时精选外接电阻，尽量使 3R = 4R 、 5R = 6R。 而且通常将输入级的增益 dK 设计得大一些，输出级的增益 3dK 设计得小一些。 这种电路由于 1N 、 2N 的隔离作用，输出级的外部电阻可以取得 较小，有利于提高电阻的匹配精度，提高整个电阻的共模抑制比。 通过对上述 三运放高共模抑制比放大电路 的系统讲解，可以很清楚的了解 三运放高共模抑制比 的放大过程。 而信号输出的电压值则由下面式子得到： 5 213()o o oRU U UR （ 210） 内蒙古科技大学毕业设计 说明书（毕业 论文 ） 11 其中 111 1 200(1 )o i iRRU U U  ， 222 2 100(1 )o i iRRU U U   上面的 三运放高共模抑制比放大电路 若接入信号时， 实验室 的 那种信号发生器在小信号输出时噪 声很大，应该先输出大一点的信号，用电阻 分压降低电压在接入到放大器。 三运放高共模抑制比放大电路的优点 1． 高共模抑制比； 2． 三运放结构； 3． 双端差分输入，单端输出； 4． 通常改变电阻 R1，可改变增益。 另外这里的 R R Rp1 起到保护电路的作用，我们在实际应用时可以省略这一部分。 双端差分输入，单端输出 信号的输入端输入的信号不能为相同电信号，否则输出的信号为直线，不能显示出对应的信号，也就不能读出相应的频率读数。 有下面两个式子可以得到： 122 1 2 10(1 ) ( )o o i iRRU U U UR    （ 211） 5 213()o o oRU U UR （ 212） 施密特触发器 由 555 定时器构成 施密特触发器 的介绍 施密特触发器可用以将模拟信号波形转换成矩形波。 施密特触发器有两个稳定状态，但与一般触发器不同的是，施密特触发器采用电位触发方式，其状态由输入信号电位维内蒙古科技大学毕业设计 说明书（毕业 论文 ） 12 持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阀值电压 ，电路组成及工作原理。 将 TH 端和 TR 端并联作输入端，接输入电压，如图 所示： 图 555定时器构成的施密特触发器 门电路有一个阈值电压，当输入电压从低电平上升到阈值电压或从高电平下降到阈值电压时电路的状态将发生变化。 施密特触发器是一种特殊的门电路，与普通的门电路不同，施密特触发器有两个阈值电压，分别称为正向。