基于vhdl的自动售货机设计_毕业设计论文(编辑修改稿)

基于vhdl的自动售货机设计_毕业设计论文(编辑修改稿)内容摘要：

本 论 文 设计 的自 动 售 货 机控制系 统 主要可以 实现 投 币处 理 、 计 算投 币总额 、 输 出商品， 输 出找零等功能 ，以 满足顾客的需求。 黄山学院本科毕业论文 9 3 Max+PlusⅡ 设计过程 Max+PlusⅡ 的介绍 Max+plusⅡ 是 Altera 公司提供的 FPGA/CPLD 开发集成环境， Altera 是世界上最大可编程逻辑器件的供应商之一。 Max+plusⅡ 界面友好，使用便捷，被誉为业界最易用易学的 EDA 软件。 在 Max+plusⅡ 上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件编程 [8]。 1. Max+plusⅡ 开发系统的特点 (1)开放的界面 :Max+plusⅡ 支持与 Cadence， Exemplarlogic， Mentor Graphics，Synplicty， Viewlogic 和其它公司所提供的 EDA 工具接口。 (2)与结构无关 :Max+plusⅡ 系统的核心 Complier 支 持 Altera 公司的 FLEX10K、FLEX8000、 FLEX6000、 MAX9000、 MAX7000、 MAX5000 和 Classic 可编程逻辑器件，提供了世界上唯一真正与结构无关的可编程逻辑设计环境。 (3)完全集成化 :Max+plusⅡ 的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动 态调试、缩短开发周期。 (4)丰富的设计库 :Max+plusⅡ 提供丰富的库单元供设计者调用，其中包括 74 系列的全部器件和多种特殊的逻辑功能（ MacroFunction）以及新型的参数化的兆功能（ MageFunction）。 (5)模块化工具 :设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。 (6)硬件描述语言（ HDL） :Max+plusⅡ 软件支持各种 HDL 设计输入选项，包括VHDL、 Verilog HDL 和 Altera 自己的硬件描述语言 AHDL。 (7)Opencore 特征 :Max+plusⅡ 软件具有开放核的特点，允许设计人员添加自己认为有价值的宏函数 [9]。 2. Max+plusⅡ 功能简介 (1)原理图输入（ Graphic Editor） : Max+PlusⅡ 软件具有图形输入能力 ,用户可以方便的使用图形编辑器输入电路图。 (2)硬件描述语言输入（ Text Editor） : Max+PlusⅡ 软件中有一个集成的文本编辑器 ,该编辑器支持 VHDL,AHDL和 Verilog硬件描述语言的输入 ,同时还有一个语言模板使输入程序语言更加方便 ,该软件可以对这些程序语言进行编译并形成可以下载配置数据。 (3)波形编辑器（ Waveform Editor） :在进行逻辑电路的行为仿真时，需要在所设计电路的输入端加入一定的波形，波形编辑器可以生成和编辑仿真用的波形（ *.SCF文件），使用该编辑器的工具条可以容易方便的生成波形和编辑波形。 黄山学院本科毕业论文 10 (4)管脚（底层）编辑窗口（ Floorplan Editor） ：该窗口用于将已设计好逻辑电路的输入输出节点赋予实际芯片的引脚 ,通过鼠标的拖拉，方便的定义管脚的功能。 (5)自动错误定位 :在编译源文件的过程中，若源文件有错误， Max+PlusⅡ 软件可以自动指出错误类型和错 误所在的位置。 (6)逻辑综合与适配 :该软件在编译过程中，通过逻辑综合 (Logic Synthesizer)和适配 (Fitter) 模块 ,可以把最简单的逻辑表达式自动的吻合在合适的器件中。 (7)设计规则检查 :选取 Compile\Processing\Design Doctor 菜单，将调出规则检查医生，该医生可以按照三种规则中的一个规则检查各个设计文件，以保证设计的可靠性。 一旦选择该菜单，在编译窗口将显示出医生，用鼠标点击医生，该医生可以告诉你程序文件的健康情况。 (8)多器件划分（ Partitioner） :如果设计不能完全装入一个器件，编译器中的多器件划分模块，可自动的将一个设计分成几个部分并分别装入几个器件中，并保证器件之间的连线最少。 (9)编程文件的产生 :编译器中的装配程序 (Assembler)将编译好的程序创建一个或多个编程目标文件： EPROM 配置文件（ *.POF） 例如 ,MAX7000Ｓ 系列 ,SRAM文件（ *.SCF） 例如 ,FLEX8000 系列的配置芯片 EPROM ,JEDEC 文件 (*.JED),十六进制文件 (*.HEX),文本文件 (*.TTF),串行 BIT 流文件 (*.SBF)。 (10)仿真 :当设计文件被编译好 ,并在波形编辑器中将输入波形编辑完毕后 ,就可以进行行为仿真了 ,通过仿真可以检验设计的逻辑关系是否准确。 (11)分析时间（ Analyze Timing） :该功能可以分析各个信号到输出端的时间延迟 ,可以给出延迟矩阵和最高工作频率。 (12)器件编程 :当设计全部完成后 ,就可以将形成的目标文件下载到芯片中 ,实际验证设计的准确性 [10]。 3. Max+plusⅡ 的设计流程 （ 1）设计准备在对可编程逻辑器件的芯片进行设计之前，首先要进行方案论证、系统设计和器件选择等设计准备工作。 设计者首先要根据任 务要求，如系统所完成的功能及复杂程度，对工作速度和器件本身的资源、成本及连线的可布通性等方面进行权衡，选择合适的设计方案。 （ 2）设计输入：设计者将所设计的系统或电路以开发软件要求的某种形式表现出来，并送入计算机的过程称为设计输入。 设计输入通常有以下几种方式。 1） 原理图输入方式 2） 硬件描述语言输入方式 3） 波形输入方式 4） 层次化设计输入方式 黄山学院本科毕业论文 11 （ 3）项目编译（设计处理）这是器件设计中的核心环节。 在设计处理过程中，编译软件将对设计输入文件进行逻辑化简 、综合和优化，并适当地用一片或多片器件自动进行适配，最后产生编程用的编程文件。 （ 4）仿真和定时分析（项目校验）：设计项目的校验包括设计项目的仿真（功能仿真）、定时分析两个部分。 一个设计项目在编译完成后只能为项目创建一个编程文件，但并不能保证是否真正达到了用户的设计要求，如逻辑功能和内部时序要求等。 所以在器件编程之前应进行全面模拟检测和仿真调试，以确保其设计项目在各种可能的情况下正确响应和正常工作，这就是项目校验（仿真调试）的必要性。 Max+plusⅡ 提供的设计校验过程包括仿真和定时分析，项目编译后，为确保 设计无误 ,再用专门软件进行仿真。 如果发现了错误，则对设计输入进行部分修改直至无误 [11]。 各模块的 VHDL 设计 下面是 VHDL 程序的说明： 文件名：。 功能：货物信息存储，进程控制，硬币处理，余额计算，显示等功能。 说明：显示的钱数 coin 的以 5 角为单位。 library ieee。 use。 use。 use。 entity PL_auto1 is port ( clk:in std_logic。 系统时钟 set,get,sel,finish: in std_logic。 设定、买、选择、完成信号 coin0,coin1: in std_logic。 5 角硬币、 1 元硬币 price,quantity :in std_logic_vector(3 downto 0)。 价格、数量数据 item0 , act:out std_logic_vector(3 downto 0)。 显示、开关信号 y0,y1 :out std_logic_vector(6 downto 0)。 钱数、商品数量显示数据 act10,act5 :out std_logic)。 1 元硬币、 5 角硬币 end PL_auto1。 architecture behav of PL_auto1 is type ram_type is array(3 downto 0)of std_logic_vector(7 downto 0)。 signal r。