基于verilog的fsk调制器的设计与实现毕业设计论文(编辑修改稿)

基于verilog的fsk调制器的设计与实现毕业设计论文(编辑修改稿)内容摘要：

，而用于累加器的相位增量量化值决定了信号的输出频率，并呈现简单的线性关系。 DDS 就 是根据上述原理而设计的数控频率合成器。 由上面的推导过程可得出： ffclkout .2NB  2． FSK 调制器原理 FSK(频移键控）是用数字信号来控制正弦波的频率，使正弦波的频率随数字信号的变化而变化。 FSK 信号以不同频率值的正弦波来表示数字码元，如果有 M 个码元，则选择 M 个频率 值： fi （ i=1,2， ......,M),与 M个码元一一对应。 FSK 信号的数字表达式为： ）（） tftm2c o st( 0  AS M （ m=1,2， ......,M。 Tt0  ) 其中 f 为 M个频率之间的频率差。 二进制 FSK 信号是用两个不同频率 1f ， 2f 的正弦波形来分别对应数字码元“ 1”和“ 0”，即： 湖北经济学院本科毕业（设计）论文 10 ）11 t(cos A 发送“ 1” S（ t） = )tc os22  （A 发送“ 0” 式中，假设码元的初始相位分别 为 1 和 0 ； f11 2 和 f00 2 为两个不同频率码元的角频率； A为一常数，表明码元的包络是矩形脉冲。 如图 1: 图 1 二进制 FSK 信 号波形 2FSK 信号的产生方法主要有两种。 第一种是用二进制基带矩形脉冲信号去调制一个调频器，使其能够输出两个不同频率的码元；第二种方法是用一个受基带脉冲控制的开关电路去选择两个独立频率源的振荡作为输出。 两种方法产生的 2FSK 信号的波形基本相同，只是有一点差异，即由调频器产生的 2FSK 信号在相邻码元之间的相位是连续的；而开关法产生的 2FSK 信号，则分别由两个独立的频率源产生两个不同频率信号，故相邻码元相位不一定连续的。 （ 1） 开关选择法 湖北经济学院本科毕业（设计）论文 11 图 2 开关 选择法产生 2FSK 信号原理图 当数字基带信号 s（ t） =1时，开关选通振荡器 1，输出频率 f1 信号；当数字基带信号 s (t ) = 0 时，开关选通振荡器 2，输出频率 f2 信号。 由于开关是在两个相互独立的振荡器之间进行切换，因此采用开关选择法输出的信号波形是断断续续相位不连续的。 如图 3 所示为相位不连续的 FSK 信号波形。 图 3 相位不连续的 FSK 信号波形 （ 2）直接调频法 图 4 直接调频法产生 2FSK 信号原理图 由于开关选择法是使用数字矩形脉冲信号，控制电子开关在两个相互独立不同 频率振荡器之间进行不停地切换，使得输出的 FSK 信号频率在两个频率点间发生 着突发切换，产生的 FSK 信号相位不连续。 FSK 信号的相位不连续性，一般都会 湖北经济学院本科毕业（设计）论文 12 使功率谱产生较大的旁瓣分量，导致产生信号的频谱中高频分量增加，信号频谱不 纯，引起包络的起伏。 因此为了 克服这个缺点，必须控制 FSK 信号的相位连续性。 直接调频法通过调频器直接改变载波的频率参数，来调制单一载波，产生的 FSK 信号在频率切换时相位是连续变化的，不产生相位突变，通常称这种调制为相位连续 FSK（ Continuous Phase FSK, CPFSK）。 直接调频法产生的 CPFSK 信号由于相位连续，且占用信道频带较窄，较开关选择法有着显著的优势。 工程项目应用上一般采用直接调频法来产生 FSK 信号。 相位连续 FSK 信号波形如图 5 所示。 图 5 相位连续 FSK 信号波形 3. 基于 DDS 技术的 FSK 调制器的整体设计 本论文的设计目标是，基于 DDS 技术，在 FPGA 上完成 FSK 调制的功能，系统总体设计方案如图 6： 数字基带信号 FSK 调制波形 图 6 基于 DDS 技术的 FSK 调制器整体设计 调制器 DDS FPGA 湖北经济学院本科毕业（设计）论文 13 在该系统中， FPGA 将接收到的数字基带信号送入调制器，调制器根据接收到的数字基带信号产生相应的频率控制字 B ，并输出以控制 DDS 产生调制器所需频率的正弦幅值信号作为 FSK 调制信号，然后 FPGA 将已调 FSK 信号输出给数、模转换器（ DAC）。 经 DAC 进行数、模转换后，即可得到适于线上传输的模拟正弦载波。 湖北经济学院本科毕业（设计）论文 14 三、各单元电路设计 （一） DDS 整体结构设计 一个基本的 DDS 结构，主要由相位累加器、相位调制器、正弦 ROM 查找表 和DAC 构成，如图 7 所示。 图中的相位累计器、相位调制器、正弦 ROM 查找表是 DDS 结构中的数字部分。 N M M M 系统时钟 CLK 相位累加器 相位调制器 图 7 DDS 整体结构 相位累加器是整个 DDS 的核心，在这里主要实现的是上文原理推导中的相位累加功能。 相位累加器的输入是相位增量 B ,又由于 B 与输出频率 fout 是简单的线性关系： ff2clk 。 相位累加器的输入又可称为频率字输入。 频率字输入在图中还经过了一组同步寄存器，使得当频率字改变时，相位累加器不会被干扰，仍然能够正常工作。 在本设计中，相 位累加器主要由一个 32位计数器构成，在系统时钟脉冲 clk 的作用下，每进入一个时钟脉冲，输出数据将增加一个频率控制字，即：输出dout=dout+B。 为了设计更方便，令高于 27和低于 20 的出入位为 0，而真正的频率控制字为 8 位。 从而实现相位累加功能，累加器实现结构如图 8: DAC 频率控制字输入 + + 相位控制字输入 寄存器 正弦 ROM 查找表 湖北经济学院本科毕业（设计）论文 15 频率控制字 [27:20] clk phase[31:0] 图 8 相位累加器 相位调制器是接受相位累加器的相位输出，在这里加上一个相位偏移值，主要用于信号的相位调制，如 PSK（相移键控）等，在不使用时可以去掉该部分，或者加上一个固定的相位字常数作为输入。 相位字输入最好也用同步寄存器保持同步。 需要注意的是，通常情况下，相位字输入的数据宽度 M与频率字输入的数据宽度N 往往是不相同的，它们的关系一般是 MN。 在本设计中，相位调制器主要是由一个 10 位的加法器和 10 位寄存器构成，相位累加器的输出与相位控制字相 加，使输出信号产生相移，这里相位累加器的输出选取高 10 位作为调制器的输入。 如图 9: phase[31:22] phase_add 相位控制字 clk 图 9 相位调制器 本论文主要谈论的是 FSK 数字调制器，因此对于相位的调节不是必须的，故此处的信号的相位控制字默认为零值。 ROM（查找表） 正弦波形数据存储 ROM（查找表）完成 ）（ Bfsin 的查表转换，也可以理解成相位到幅度的转换，它的输入是相位调制器的输出，事实上就是 ROM 的地制值；输出送往DAC，转换成模拟信号。 由于相位调制器的输出数据位宽 M也是 ROM 的地址位宽，因A A+B B fw[31:0] dout in qout 湖北经济学院本科毕业（设计）论文 16 此在实际的 DDS 结构中 N 往往很大，而 M为 10位左右。 M太大会导致 ROM 容量的成倍上升，而输出精度受 DAC 位数的限制未必有大的改善。 正弦波形数据 ROM 模块的地址线是 10 位，数据线位宽是 8位，即一个周期的正弦波数据有 1024 个，每个数据有 8 位，其中该模块采用 LPM 模块的 VHDL 文本调用方式实现，具体实现方法见下文的 ROM 的设计与仿真。 数模转换电路的 数模转换电路是将数字信号变为模拟信号，本设计通过 D/A 转换电路将产生的离散数字量转变为模拟量，从而能通过示波器观察波形。 而本方案采用 DAC0832 芯片的直通方式。 DAC0832 是采样频率为八位的 D/A 转换芯片， 它的 内部由三部分电路组成（见下图 10） :“ 8位输入寄存器”、“ 8 位 DAC 寄存器”、“ 8 位 D/A 转换电路”。 集成电路内有两级输入寄存器， 使 DAC0832 芯片具备 直通、 单缓冲和 双缓冲 三种输入方式，以 便适于各种电路的需要 (如要求多路 D/A 同步转换或是 异步输入等 )。 图 10 DAC0832 原理图 D/A 转换结果采用电流形式输出 ，而一般我们需要的是相应的模拟电压信号，因此通常会在 D/A 转换芯片后接 一个高输入阻抗的线性运算放大器 ，将电流转换成相应的电压。 运放的反馈电阻可通过 RFB 端引用片内固有电阻，也可外接。 DAC0832 引脚功能说明： Vcc:电源输入线 (+5v~+15v) Vref:基准电压输入线 (10v~+10v) AGND:模拟地 ,摸拟信号和基准电源 的参考地 . 湖北经济学院本科毕业（设计）论文 17 DGND:数字地 ,两种地线在基准电源处共地比较好 . CS：片选信号输入线，低电平有效。 WR1：为输入寄存器的写选通信号。 WR2：为 DAC 寄存器写选通输入线。 ILE：数据锁存允许控制信号输入线，高电平有效。 XFER：数据传送控制信号输入线，低电平有效。 DI0~DI7：数据输入线， TLL 电平。 Rfb:反馈信号输入线 ,芯片内部有反馈电阻 . Iout1:电流输出线。 当输入全为 1 时 Iout1 最大。 Iout2: 电流输出线。 其值与 Iout1 之和为一常数。 DAC0832 是 8位数 模转换器，基准电压 REFV 为 5v，输出电压的计算公式为： U=D* REFV /256 其电路如图 11: 图 11 DAC0832 仿真图 （二）调制器 调制器即一个选择器，根据输入的基带信号的值不同而输出不同的频率控制 字， fout 与 B 的关系为： f2fc lk32out .]0:31[B 。 输入与输出的关系如下式： 湖北经济学院本科毕业（设计）论文 18 04H 输入为“ 1”（此时的频率为 : out  ） B 08H 输入为“ 0”（此时的频率为： out  ） (三 )数字基带信号 方法一：由本设计的要求，该系统的输入信号是一个二进制基带信号，可通过对时钟信号进行分频，得到所需要的在“ 1”，“ 0”之间变换的二进制信号。 具体实现方法是 :通过一个计数器对时钟信号进行计数，每来一个时钟上升沿，就加 1,当加到 512 时，就在“ 1”，“ 0”之间变换一次，模拟出一个数字基带信号。 方法二：调用锁相环 ALTPLL 宏模块，该模块能与一个输入的时 钟信号保持同步状态，并以此信号作为它的参考信号，产生倍频或分频的片内时钟信号，以供系统使用，可通过这种方法产生基带信号。 根据本设计的要求，基带信号为 1 时，产生 2个正弦波，基带信号为 0 时，产生 4 个正弦波，故通过计算得所需要的时钟频率为。 因方法二直接调用模块，方法更简单，故选择方法二。 具体调用方法见软件设计及仿真部分。 湖北经济学院本科毕业（设计）论文 19 四、软。